mirror of
https://github.com/RPCS3/llvm.git
synced 2024-12-16 16:37:42 +00:00
Hexagon: Remove switch cases from GetDotNewPredOp and isPostIncrement functions.
No functionality change. git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@181535 91177308-0d34-0410-b5e6-96231b3b80d8
This commit is contained in:
Jyotsna Verma
parent
4b7b3a7c19
commit
80d81aa8ba
@ -735,83 +735,6 @@ bool HexagonInstrInfo::isNewValueStore(const MachineInstr *MI) const {
|
|||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
bool HexagonInstrInfo::isPostIncrement (const MachineInstr* MI) const {
|
|
||||||
switch (MI->getOpcode())
|
|
||||||
{
|
|
||||||
default: return false;
|
|
||||||
// Load Byte
|
|
||||||
case Hexagon::POST_LDrib:
|
|
||||||
case Hexagon::POST_LDrib_cPt:
|
|
||||||
case Hexagon::POST_LDrib_cNotPt:
|
|
||||||
case Hexagon::POST_LDrib_cdnPt_V4:
|
|
||||||
case Hexagon::POST_LDrib_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Load unsigned byte
|
|
||||||
case Hexagon::POST_LDriub:
|
|
||||||
case Hexagon::POST_LDriub_cPt:
|
|
||||||
case Hexagon::POST_LDriub_cNotPt:
|
|
||||||
case Hexagon::POST_LDriub_cdnPt_V4:
|
|
||||||
case Hexagon::POST_LDriub_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Load halfword
|
|
||||||
case Hexagon::POST_LDrih:
|
|
||||||
case Hexagon::POST_LDrih_cPt:
|
|
||||||
case Hexagon::POST_LDrih_cNotPt:
|
|
||||||
case Hexagon::POST_LDrih_cdnPt_V4:
|
|
||||||
case Hexagon::POST_LDrih_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Load unsigned halfword
|
|
||||||
case Hexagon::POST_LDriuh:
|
|
||||||
case Hexagon::POST_LDriuh_cPt:
|
|
||||||
case Hexagon::POST_LDriuh_cNotPt:
|
|
||||||
case Hexagon::POST_LDriuh_cdnPt_V4:
|
|
||||||
case Hexagon::POST_LDriuh_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Load word
|
|
||||||
case Hexagon::POST_LDriw:
|
|
||||||
case Hexagon::POST_LDriw_cPt:
|
|
||||||
case Hexagon::POST_LDriw_cNotPt:
|
|
||||||
case Hexagon::POST_LDriw_cdnPt_V4:
|
|
||||||
case Hexagon::POST_LDriw_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Load double word
|
|
||||||
case Hexagon::POST_LDrid:
|
|
||||||
case Hexagon::POST_LDrid_cPt:
|
|
||||||
case Hexagon::POST_LDrid_cNotPt:
|
|
||||||
case Hexagon::POST_LDrid_cdnPt_V4:
|
|
||||||
case Hexagon::POST_LDrid_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Store byte
|
|
||||||
case Hexagon::POST_STbri:
|
|
||||||
case Hexagon::POST_STbri_cPt:
|
|
||||||
case Hexagon::POST_STbri_cNotPt:
|
|
||||||
case Hexagon::POST_STbri_cdnPt_V4:
|
|
||||||
case Hexagon::POST_STbri_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Store halfword
|
|
||||||
case Hexagon::POST_SThri:
|
|
||||||
case Hexagon::POST_SThri_cPt:
|
|
||||||
case Hexagon::POST_SThri_cNotPt:
|
|
||||||
case Hexagon::POST_SThri_cdnPt_V4:
|
|
||||||
case Hexagon::POST_SThri_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Store word
|
|
||||||
case Hexagon::POST_STwri:
|
|
||||||
case Hexagon::POST_STwri_cPt:
|
|
||||||
case Hexagon::POST_STwri_cNotPt:
|
|
||||||
case Hexagon::POST_STwri_cdnPt_V4:
|
|
||||||
case Hexagon::POST_STwri_cdnNotPt_V4:
|
|
||||||
|
|
||||||
// Store double word
|
|
||||||
case Hexagon::POST_STdri:
|
|
||||||
case Hexagon::POST_STdri_cPt:
|
|
||||||
case Hexagon::POST_STdri_cNotPt:
|
|
||||||
case Hexagon::POST_STdri_cdnPt_V4:
|
|
||||||
case Hexagon::POST_STdri_cdnNotPt_V4:
|
|
||||||
return true;
|
|
||||||
}
|
|
||||||
}
|
|
||||||
|
|
||||||
bool HexagonInstrInfo::isNewValueInst(const MachineInstr *MI) const {
|
bool HexagonInstrInfo::isNewValueInst(const MachineInstr *MI) const {
|
||||||
if (isNewValueJump(MI))
|
if (isNewValueJump(MI))
|
||||||
return true;
|
return true;
|
||||||
@ -1672,6 +1595,10 @@ bool HexagonInstrInfo::isNewValueJump(const MachineInstr *MI) const {
|
|||||||
return false;
|
return false;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
bool HexagonInstrInfo::isPostIncrement (const MachineInstr* MI) const {
|
||||||
|
return (getAddrMode(MI) == HexagonII::PostInc);
|
||||||
|
}
|
||||||
|
|
||||||
bool HexagonInstrInfo::isNewValue(const MachineInstr* MI) const {
|
bool HexagonInstrInfo::isNewValue(const MachineInstr* MI) const {
|
||||||
const uint64_t F = MI->getDesc().TSFlags;
|
const uint64_t F = MI->getDesc().TSFlags;
|
||||||
return ((F >> HexagonII::NewValuePos) & HexagonII::NewValueMask);
|
return ((F >> HexagonII::NewValuePos) & HexagonII::NewValueMask);
|
||||||
@ -1684,6 +1611,44 @@ bool HexagonInstrInfo::isDotNewInst (const MachineInstr* MI) const {
|
|||||||
(isPredicated(MI) && isPredicatedNew(MI)));
|
(isPredicated(MI) && isPredicatedNew(MI)));
|
||||||
}
|
}
|
||||||
|
|
||||||
|
// Return .new predicate version for an instruction.
|
||||||
|
int HexagonInstrInfo::GetDotNewPredOp(MachineInstr *MI,
|
||||||
|
const MachineBranchProbabilityInfo
|
||||||
|
*MBPI) const {
|
||||||
|
|
||||||
|
int NewOpcode = Hexagon::getPredNewOpcode(MI->getOpcode());
|
||||||
|
if (NewOpcode >= 0) // Valid predicate new instruction
|
||||||
|
return NewOpcode;
|
||||||
|
|
||||||
|
switch (MI->getOpcode()) {
|
||||||
|
default: llvm_unreachable("Unknown .new type");
|
||||||
|
// Condtional Jumps
|
||||||
|
case Hexagon::JMP_t:
|
||||||
|
case Hexagon::JMP_f:
|
||||||
|
return getDotNewPredJumpOp(MI, MBPI);
|
||||||
|
|
||||||
|
case Hexagon::JMPR_t:
|
||||||
|
return Hexagon::JMPR_tnew_tV3;
|
||||||
|
|
||||||
|
case Hexagon::JMPR_f:
|
||||||
|
return Hexagon::JMPR_fnew_tV3;
|
||||||
|
|
||||||
|
case Hexagon::JMPret_t:
|
||||||
|
return Hexagon::JMPret_tnew_tV3;
|
||||||
|
|
||||||
|
case Hexagon::JMPret_f:
|
||||||
|
return Hexagon::JMPret_fnew_tV3;
|
||||||
|
|
||||||
|
|
||||||
|
// Conditional combine
|
||||||
|
case Hexagon::COMBINE_rr_cPt :
|
||||||
|
return Hexagon::COMBINE_rr_cdnPt;
|
||||||
|
case Hexagon::COMBINE_rr_cNotPt :
|
||||||
|
return Hexagon::COMBINE_rr_cdnNotPt;
|
||||||
|
}
|
||||||
|
}
|
||||||
|
|
||||||
|
|
||||||
unsigned HexagonInstrInfo::getAddrMode(const MachineInstr* MI) const {
|
unsigned HexagonInstrInfo::getAddrMode(const MachineInstr* MI) const {
|
||||||
const uint64_t F = MI->getDesc().TSFlags;
|
const uint64_t F = MI->getDesc().TSFlags;
|
||||||
|
|
||||||
|
|||||||
@ -185,6 +185,9 @@ public:
|
|||||||
bool isNewValueInst(const MachineInstr* MI) const;
|
bool isNewValueInst(const MachineInstr* MI) const;
|
||||||
bool isNewValue(const MachineInstr* MI) const;
|
bool isNewValue(const MachineInstr* MI) const;
|
||||||
bool isDotNewInst(const MachineInstr* MI) const;
|
bool isDotNewInst(const MachineInstr* MI) const;
|
||||||
|
int GetDotNewPredOp(MachineInstr *MI,
|
||||||
|
const MachineBranchProbabilityInfo
|
||||||
|
*MBPI) const;
|
||||||
bool isDeallocRet(const MachineInstr *MI) const;
|
bool isDeallocRet(const MachineInstr *MI) const;
|
||||||
unsigned getInvertedPredicatedOpcode(const int Opc) const;
|
unsigned getInvertedPredicatedOpcode(const int Opc) const;
|
||||||
bool isExtendable(const MachineInstr* MI) const;
|
bool isExtendable(const MachineInstr* MI) const;
|
||||||
|
|||||||
@ -742,521 +742,6 @@ static int GetDotNewOp(const int opc) {
|
|||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
// Return .new predicate version for an instruction
|
|
||||||
static int GetDotNewPredOp(MachineInstr *MI,
|
|
||||||
const MachineBranchProbabilityInfo *MBPI,
|
|
||||||
const HexagonInstrInfo *QII) {
|
|
||||||
switch (MI->getOpcode()) {
|
|
||||||
default: llvm_unreachable("Unknown .new type");
|
|
||||||
// Conditional stores
|
|
||||||
// Store byte conditionally
|
|
||||||
case Hexagon::STrib_cPt :
|
|
||||||
return Hexagon::STrib_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_cNotPt :
|
|
||||||
return Hexagon::STrib_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_indexed_cPt :
|
|
||||||
return Hexagon::STrib_indexed_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_indexed_cNotPt :
|
|
||||||
return Hexagon::STrib_indexed_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_imm_cPt_V4 :
|
|
||||||
return Hexagon::STrib_imm_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_imm_cNotPt_V4 :
|
|
||||||
return Hexagon::STrib_imm_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STbri_cPt :
|
|
||||||
return Hexagon::POST_STbri_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STbri_cNotPt :
|
|
||||||
return Hexagon::POST_STbri_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::STrib_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::STrib_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STb_GP_cPt_V4 :
|
|
||||||
return Hexagon::STb_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STb_GP_cNotPt_V4 :
|
|
||||||
return Hexagon::STb_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Store doubleword conditionally
|
|
||||||
case Hexagon::STrid_cPt :
|
|
||||||
return Hexagon::STrid_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrid_cNotPt :
|
|
||||||
return Hexagon::STrid_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrid_indexed_cPt :
|
|
||||||
return Hexagon::STrid_indexed_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrid_indexed_cNotPt :
|
|
||||||
return Hexagon::STrid_indexed_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrid_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::STrid_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrid_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::STrid_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STdri_cPt :
|
|
||||||
return Hexagon::POST_STdri_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STdri_cNotPt :
|
|
||||||
return Hexagon::POST_STdri_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STd_GP_cPt_V4 :
|
|
||||||
return Hexagon::STd_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STd_GP_cNotPt_V4 :
|
|
||||||
return Hexagon::STd_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Store halfword conditionally
|
|
||||||
case Hexagon::STrih_cPt :
|
|
||||||
return Hexagon::STrih_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_cNotPt :
|
|
||||||
return Hexagon::STrih_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_indexed_cPt :
|
|
||||||
return Hexagon::STrih_indexed_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_indexed_cNotPt :
|
|
||||||
return Hexagon::STrih_indexed_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_imm_cPt_V4 :
|
|
||||||
return Hexagon::STrih_imm_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_imm_cNotPt_V4 :
|
|
||||||
return Hexagon::STrih_imm_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::STrih_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::STrih_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_SThri_cPt :
|
|
||||||
return Hexagon::POST_SThri_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_SThri_cNotPt :
|
|
||||||
return Hexagon::POST_SThri_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STh_GP_cPt_V4 :
|
|
||||||
return Hexagon::STh_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STh_GP_cNotPt_V4 :
|
|
||||||
return Hexagon::STh_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Store word conditionally
|
|
||||||
case Hexagon::STriw_cPt :
|
|
||||||
return Hexagon::STriw_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_cNotPt :
|
|
||||||
return Hexagon::STriw_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_indexed_cPt :
|
|
||||||
return Hexagon::STriw_indexed_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_indexed_cNotPt :
|
|
||||||
return Hexagon::STriw_indexed_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_imm_cPt_V4 :
|
|
||||||
return Hexagon::STriw_imm_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_imm_cNotPt_V4 :
|
|
||||||
return Hexagon::STriw_imm_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::STriw_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::STriw_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STwri_cPt :
|
|
||||||
return Hexagon::POST_STwri_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STwri_cNotPt :
|
|
||||||
return Hexagon::POST_STwri_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STw_GP_cPt_V4 :
|
|
||||||
return Hexagon::STw_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::STw_GP_cNotPt_V4 :
|
|
||||||
return Hexagon::STw_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Condtional Jumps
|
|
||||||
case Hexagon::JMP_t:
|
|
||||||
case Hexagon::JMP_f:
|
|
||||||
return QII->getDotNewPredJumpOp(MI, MBPI);
|
|
||||||
|
|
||||||
case Hexagon::JMPR_t:
|
|
||||||
return Hexagon::JMPR_tnew_tV3;
|
|
||||||
|
|
||||||
case Hexagon::JMPR_f:
|
|
||||||
return Hexagon::JMPR_fnew_tV3;
|
|
||||||
|
|
||||||
// Conditional Transfers
|
|
||||||
case Hexagon::TFR_cPt:
|
|
||||||
return Hexagon::TFR_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::TFR_cNotPt:
|
|
||||||
return Hexagon::TFR_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::TFRI_cPt:
|
|
||||||
return Hexagon::TFRI_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::TFRI_cNotPt:
|
|
||||||
return Hexagon::TFRI_cdnNotPt;
|
|
||||||
|
|
||||||
// Load double word
|
|
||||||
case Hexagon::LDrid_cPt :
|
|
||||||
return Hexagon::LDrid_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrid_cNotPt :
|
|
||||||
return Hexagon::LDrid_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrid_indexed_cPt :
|
|
||||||
return Hexagon::LDrid_indexed_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrid_indexed_cNotPt :
|
|
||||||
return Hexagon::LDrid_indexed_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDrid_cPt :
|
|
||||||
return Hexagon::POST_LDrid_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDrid_cNotPt :
|
|
||||||
return Hexagon::POST_LDrid_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Load word
|
|
||||||
case Hexagon::LDriw_cPt :
|
|
||||||
return Hexagon::LDriw_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriw_cNotPt :
|
|
||||||
return Hexagon::LDriw_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriw_indexed_cPt :
|
|
||||||
return Hexagon::LDriw_indexed_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriw_indexed_cNotPt :
|
|
||||||
return Hexagon::LDriw_indexed_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDriw_cPt :
|
|
||||||
return Hexagon::POST_LDriw_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDriw_cNotPt :
|
|
||||||
return Hexagon::POST_LDriw_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Load halfword
|
|
||||||
case Hexagon::LDrih_cPt :
|
|
||||||
return Hexagon::LDrih_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrih_cNotPt :
|
|
||||||
return Hexagon::LDrih_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrih_indexed_cPt :
|
|
||||||
return Hexagon::LDrih_indexed_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrih_indexed_cNotPt :
|
|
||||||
return Hexagon::LDrih_indexed_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDrih_cPt :
|
|
||||||
return Hexagon::POST_LDrih_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDrih_cNotPt :
|
|
||||||
return Hexagon::POST_LDrih_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Load byte
|
|
||||||
case Hexagon::LDrib_cPt :
|
|
||||||
return Hexagon::LDrib_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrib_cNotPt :
|
|
||||||
return Hexagon::LDrib_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrib_indexed_cPt :
|
|
||||||
return Hexagon::LDrib_indexed_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDrib_indexed_cNotPt :
|
|
||||||
return Hexagon::LDrib_indexed_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDrib_cPt :
|
|
||||||
return Hexagon::POST_LDrib_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDrib_cNotPt :
|
|
||||||
return Hexagon::POST_LDrib_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Load unsigned halfword
|
|
||||||
case Hexagon::LDriuh_cPt :
|
|
||||||
return Hexagon::LDriuh_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriuh_cNotPt :
|
|
||||||
return Hexagon::LDriuh_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriuh_indexed_cPt :
|
|
||||||
return Hexagon::LDriuh_indexed_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriuh_indexed_cNotPt :
|
|
||||||
return Hexagon::LDriuh_indexed_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDriuh_cPt :
|
|
||||||
return Hexagon::POST_LDriuh_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDriuh_cNotPt :
|
|
||||||
return Hexagon::POST_LDriuh_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Load unsigned byte
|
|
||||||
case Hexagon::LDriub_cPt :
|
|
||||||
return Hexagon::LDriub_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriub_cNotPt :
|
|
||||||
return Hexagon::LDriub_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriub_indexed_cPt :
|
|
||||||
return Hexagon::LDriub_indexed_cdnPt;
|
|
||||||
|
|
||||||
case Hexagon::LDriub_indexed_cNotPt :
|
|
||||||
return Hexagon::LDriub_indexed_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDriub_cPt :
|
|
||||||
return Hexagon::POST_LDriub_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_LDriub_cNotPt :
|
|
||||||
return Hexagon::POST_LDriub_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// V4 indexed+scaled load
|
|
||||||
|
|
||||||
case Hexagon::LDrid_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::LDrid_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDrid_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::LDrid_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDrib_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::LDrib_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDrib_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::LDrib_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDriub_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::LDriub_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDriub_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::LDriub_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDrih_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::LDrih_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDrih_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::LDrih_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDriuh_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::LDriuh_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDriuh_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::LDriuh_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDriw_indexed_shl_cPt_V4 :
|
|
||||||
return Hexagon::LDriw_indexed_shl_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDriw_indexed_shl_cNotPt_V4 :
|
|
||||||
return Hexagon::LDriw_indexed_shl_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// V4 global address load
|
|
||||||
|
|
||||||
case Hexagon::LDd_GP_cPt_V4:
|
|
||||||
return Hexagon::LDd_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDd_GP_cNotPt_V4:
|
|
||||||
return Hexagon::LDd_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDb_GP_cPt_V4:
|
|
||||||
return Hexagon::LDb_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDb_GP_cNotPt_V4:
|
|
||||||
return Hexagon::LDb_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDub_GP_cPt_V4:
|
|
||||||
return Hexagon::LDub_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDub_GP_cNotPt_V4:
|
|
||||||
return Hexagon::LDub_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDh_GP_cPt_V4:
|
|
||||||
return Hexagon::LDh_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDh_GP_cNotPt_V4:
|
|
||||||
return Hexagon::LDh_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDuh_GP_cPt_V4:
|
|
||||||
return Hexagon::LDuh_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDuh_GP_cNotPt_V4:
|
|
||||||
return Hexagon::LDuh_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDw_GP_cPt_V4:
|
|
||||||
return Hexagon::LDw_GP_cdnPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::LDw_GP_cNotPt_V4:
|
|
||||||
return Hexagon::LDw_GP_cdnNotPt_V4;
|
|
||||||
|
|
||||||
// Conditional store new-value byte
|
|
||||||
case Hexagon::STrib_cPt_nv_V4 :
|
|
||||||
return Hexagon::STrib_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STrib_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STrib_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_indexed_cPt_nv_V4 :
|
|
||||||
return Hexagon::STrib_indexed_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STrib_indexed_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STrib_indexed_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrib_indexed_shl_cPt_nv_V4 :
|
|
||||||
return Hexagon::STrib_indexed_shl_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STrib_indexed_shl_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STrib_indexed_shl_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STbri_cPt_nv_V4 :
|
|
||||||
return Hexagon::POST_STbri_cdnPt_nv_V4;
|
|
||||||
case Hexagon::POST_STbri_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::POST_STbri_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STb_GP_cPt_nv_V4 :
|
|
||||||
return Hexagon::STb_GP_cdnPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STb_GP_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STb_GP_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
// Conditional store new-value halfword
|
|
||||||
case Hexagon::STrih_cPt_nv_V4 :
|
|
||||||
return Hexagon::STrih_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STrih_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STrih_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_indexed_cPt_nv_V4 :
|
|
||||||
return Hexagon::STrih_indexed_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STrih_indexed_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STrih_indexed_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STrih_indexed_shl_cPt_nv_V4 :
|
|
||||||
return Hexagon::STrih_indexed_shl_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STrih_indexed_shl_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STrih_indexed_shl_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_SThri_cPt_nv_V4 :
|
|
||||||
return Hexagon::POST_SThri_cdnPt_nv_V4;
|
|
||||||
case Hexagon::POST_SThri_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::POST_SThri_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STh_GP_cPt_nv_V4 :
|
|
||||||
return Hexagon::STh_GP_cdnPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STh_GP_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STh_GP_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
// Conditional store new-value word
|
|
||||||
case Hexagon::STriw_cPt_nv_V4 :
|
|
||||||
return Hexagon::STriw_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STriw_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STriw_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_indexed_cPt_nv_V4 :
|
|
||||||
return Hexagon::STriw_indexed_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STriw_indexed_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STriw_indexed_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STriw_indexed_shl_cPt_nv_V4 :
|
|
||||||
return Hexagon::STriw_indexed_shl_cdnPt_nv_V4;
|
|
||||||
case Hexagon::STriw_indexed_shl_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STriw_indexed_shl_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::POST_STwri_cPt_nv_V4 :
|
|
||||||
return Hexagon::POST_STwri_cdnPt_nv_V4;
|
|
||||||
case Hexagon::POST_STwri_cNotPt_nv_V4:
|
|
||||||
return Hexagon::POST_STwri_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STw_GP_cPt_nv_V4 :
|
|
||||||
return Hexagon::STw_GP_cdnPt_nv_V4;
|
|
||||||
|
|
||||||
case Hexagon::STw_GP_cNotPt_nv_V4 :
|
|
||||||
return Hexagon::STw_GP_cdnNotPt_nv_V4;
|
|
||||||
|
|
||||||
// Conditional add
|
|
||||||
case Hexagon::ADD_ri_cPt :
|
|
||||||
return Hexagon::ADD_ri_cdnPt;
|
|
||||||
case Hexagon::ADD_ri_cNotPt :
|
|
||||||
return Hexagon::ADD_ri_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::ADD_rr_cPt :
|
|
||||||
return Hexagon::ADD_rr_cdnPt;
|
|
||||||
case Hexagon::ADD_rr_cNotPt :
|
|
||||||
return Hexagon::ADD_rr_cdnNotPt;
|
|
||||||
|
|
||||||
// Conditional logical Operations
|
|
||||||
case Hexagon::XOR_rr_cPt :
|
|
||||||
return Hexagon::XOR_rr_cdnPt;
|
|
||||||
case Hexagon::XOR_rr_cNotPt :
|
|
||||||
return Hexagon::XOR_rr_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::AND_rr_cPt :
|
|
||||||
return Hexagon::AND_rr_cdnPt;
|
|
||||||
case Hexagon::AND_rr_cNotPt :
|
|
||||||
return Hexagon::AND_rr_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::OR_rr_cPt :
|
|
||||||
return Hexagon::OR_rr_cdnPt;
|
|
||||||
case Hexagon::OR_rr_cNotPt :
|
|
||||||
return Hexagon::OR_rr_cdnNotPt;
|
|
||||||
|
|
||||||
// Conditional Subtract
|
|
||||||
case Hexagon::SUB_rr_cPt :
|
|
||||||
return Hexagon::SUB_rr_cdnPt;
|
|
||||||
case Hexagon::SUB_rr_cNotPt :
|
|
||||||
return Hexagon::SUB_rr_cdnNotPt;
|
|
||||||
|
|
||||||
// Conditional combine
|
|
||||||
case Hexagon::COMBINE_rr_cPt :
|
|
||||||
return Hexagon::COMBINE_rr_cdnPt;
|
|
||||||
case Hexagon::COMBINE_rr_cNotPt :
|
|
||||||
return Hexagon::COMBINE_rr_cdnNotPt;
|
|
||||||
|
|
||||||
case Hexagon::ASLH_cPt_V4 :
|
|
||||||
return Hexagon::ASLH_cdnPt_V4;
|
|
||||||
case Hexagon::ASLH_cNotPt_V4 :
|
|
||||||
return Hexagon::ASLH_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::ASRH_cPt_V4 :
|
|
||||||
return Hexagon::ASRH_cdnPt_V4;
|
|
||||||
case Hexagon::ASRH_cNotPt_V4 :
|
|
||||||
return Hexagon::ASRH_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::SXTB_cPt_V4 :
|
|
||||||
return Hexagon::SXTB_cdnPt_V4;
|
|
||||||
case Hexagon::SXTB_cNotPt_V4 :
|
|
||||||
return Hexagon::SXTB_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::SXTH_cPt_V4 :
|
|
||||||
return Hexagon::SXTH_cdnPt_V4;
|
|
||||||
case Hexagon::SXTH_cNotPt_V4 :
|
|
||||||
return Hexagon::SXTH_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::ZXTB_cPt_V4 :
|
|
||||||
return Hexagon::ZXTB_cdnPt_V4;
|
|
||||||
case Hexagon::ZXTB_cNotPt_V4 :
|
|
||||||
return Hexagon::ZXTB_cdnNotPt_V4;
|
|
||||||
|
|
||||||
case Hexagon::ZXTH_cPt_V4 :
|
|
||||||
return Hexagon::ZXTH_cdnPt_V4;
|
|
||||||
case Hexagon::ZXTH_cNotPt_V4 :
|
|
||||||
return Hexagon::ZXTH_cdnNotPt_V4;
|
|
||||||
}
|
|
||||||
}
|
|
||||||
|
|
||||||
// Returns true if an instruction can be promoted to .new predicate
|
// Returns true if an instruction can be promoted to .new predicate
|
||||||
// or new-value store.
|
// or new-value store.
|
||||||
bool HexagonPacketizerList::isNewifiable(MachineInstr* MI) {
|
bool HexagonPacketizerList::isNewifiable(MachineInstr* MI) {
|
||||||
@ -1294,7 +779,7 @@ bool HexagonPacketizerList::PromoteToDotNew(MachineInstr* MI,
|
|||||||
|
|
||||||
int NewOpcode;
|
int NewOpcode;
|
||||||
if (RC == &Hexagon::PredRegsRegClass)
|
if (RC == &Hexagon::PredRegsRegClass)
|
||||||
NewOpcode = GetDotNewPredOp(MI, MBPI, QII);
|
NewOpcode = QII->GetDotNewPredOp(MI, MBPI);
|
||||||
else
|
else
|
||||||
NewOpcode = GetDotNewOp(MI->getOpcode());
|
NewOpcode = GetDotNewOp(MI->getOpcode());
|
||||||
MI->setDesc(QII->get(NewOpcode));
|
MI->setDesc(QII->get(NewOpcode));
|
||||||
|
|||||||
Loading…
Reference in New Issue
Block a user