mirror of
https://github.com/RPCS3/llvm.git
synced 2024-12-23 20:45:06 +00:00
8b6257629a
There really is no arm64_be: it was a useful fiction to test big-endian support while both backends existed in parallel, but now the only platform that uses the name (iOS) doesn't have a big-endian variant, let alone one called "arm64_be". git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@213748 91177308-0d34-0410-b5e6-96231b3b80d8
1102 lines
30 KiB
LLVM
1102 lines
30 KiB
LLVM
; RUN: llc -mtriple aarch64_be < %s -aarch64-load-store-opt=false -O1 -o - | FileCheck %s
|
|
; RUN: llc -mtriple aarch64_be < %s -aarch64-load-store-opt=false -O0 -fast-isel=true -o - | FileCheck %s
|
|
|
|
; CHECK-LABEL: test_i64_f64:
|
|
define void @test_i64_f64(double* %p, i64* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: str
|
|
%1 = load double* %p
|
|
%2 = fadd double %1, %1
|
|
%3 = bitcast double %2 to i64
|
|
%4 = add i64 %3, %3
|
|
store i64 %4, i64* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_i64_v1i64:
|
|
define void @test_i64_v1i64(<1 x i64>* %p, i64* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: str
|
|
%1 = load <1 x i64>* %p
|
|
%2 = add <1 x i64> %1, %1
|
|
%3 = bitcast <1 x i64> %2 to i64
|
|
%4 = add i64 %3, %3
|
|
store i64 %4, i64* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_i64_v2f32:
|
|
define void @test_i64_v2f32(<2 x float>* %p, i64* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: str
|
|
%1 = load <2 x float>* %p
|
|
%2 = fadd <2 x float> %1, %1
|
|
%3 = bitcast <2 x float> %2 to i64
|
|
%4 = add i64 %3, %3
|
|
store i64 %4, i64* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_i64_v2i32:
|
|
define void @test_i64_v2i32(<2 x i32>* %p, i64* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: str
|
|
%1 = load <2 x i32>* %p
|
|
%2 = add <2 x i32> %1, %1
|
|
%3 = bitcast <2 x i32> %2 to i64
|
|
%4 = add i64 %3, %3
|
|
store i64 %4, i64* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_i64_v4i16:
|
|
define void @test_i64_v4i16(<4 x i16>* %p, i64* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4h }
|
|
; CHECK: rev64 v{{[0-9]+}}.4h
|
|
; CHECK: str
|
|
%1 = load <4 x i16>* %p
|
|
%2 = add <4 x i16> %1, %1
|
|
%3 = bitcast <4 x i16> %2 to i64
|
|
%4 = add i64 %3, %3
|
|
store i64 %4, i64* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_i64_v8i8:
|
|
define void @test_i64_v8i8(<8 x i8>* %p, i64* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8b }
|
|
; CHECK: rev64 v{{[0-9]+}}.8b
|
|
; CHECK: str
|
|
%1 = load <8 x i8>* %p
|
|
%2 = add <8 x i8> %1, %1
|
|
%3 = bitcast <8 x i8> %2 to i64
|
|
%4 = add i64 %3, %3
|
|
store i64 %4, i64* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f64_i64:
|
|
define void @test_f64_i64(i64* %p, double* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: str
|
|
%1 = load i64* %p
|
|
%2 = add i64 %1, %1
|
|
%3 = bitcast i64 %2 to double
|
|
%4 = fadd double %3, %3
|
|
store double %4, double* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f64_v1i64:
|
|
define void @test_f64_v1i64(<1 x i64>* %p, double* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: str
|
|
%1 = load <1 x i64>* %p
|
|
%2 = add <1 x i64> %1, %1
|
|
%3 = bitcast <1 x i64> %2 to double
|
|
%4 = fadd double %3, %3
|
|
store double %4, double* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f64_v2f32:
|
|
define void @test_f64_v2f32(<2 x float>* %p, double* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: str
|
|
%1 = load <2 x float>* %p
|
|
%2 = fadd <2 x float> %1, %1
|
|
%3 = bitcast <2 x float> %2 to double
|
|
%4 = fadd double %3, %3
|
|
store double %4, double* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f64_v2i32:
|
|
define void @test_f64_v2i32(<2 x i32>* %p, double* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: str
|
|
%1 = load <2 x i32>* %p
|
|
%2 = add <2 x i32> %1, %1
|
|
%3 = bitcast <2 x i32> %2 to double
|
|
%4 = fadd double %3, %3
|
|
store double %4, double* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f64_v4i16:
|
|
define void @test_f64_v4i16(<4 x i16>* %p, double* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4h }
|
|
; CHECK: rev64 v{{[0-9]+}}.4h
|
|
; CHECK: str
|
|
%1 = load <4 x i16>* %p
|
|
%2 = add <4 x i16> %1, %1
|
|
%3 = bitcast <4 x i16> %2 to double
|
|
%4 = fadd double %3, %3
|
|
store double %4, double* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f64_v8i8:
|
|
define void @test_f64_v8i8(<8 x i8>* %p, double* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8b }
|
|
; CHECK: rev64 v{{[0-9]+}}.8b
|
|
; CHECK: str
|
|
%1 = load <8 x i8>* %p
|
|
%2 = add <8 x i8> %1, %1
|
|
%3 = bitcast <8 x i8> %2 to double
|
|
%4 = fadd double %3, %3
|
|
store double %4, double* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v1i64_i64:
|
|
define void @test_v1i64_i64(i64* %p, <1 x i64>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: str
|
|
%1 = load i64* %p
|
|
%2 = add i64 %1, %1
|
|
%3 = bitcast i64 %2 to <1 x i64>
|
|
%4 = add <1 x i64> %3, %3
|
|
store <1 x i64> %4, <1 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v1i64_f64:
|
|
define void @test_v1i64_f64(double* %p, <1 x i64>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: str
|
|
%1 = load double* %p
|
|
%2 = fadd double %1, %1
|
|
%3 = bitcast double %2 to <1 x i64>
|
|
%4 = add <1 x i64> %3, %3
|
|
store <1 x i64> %4, <1 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v1i64_v2f32:
|
|
define void @test_v1i64_v2f32(<2 x float>* %p, <1 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: str
|
|
%1 = load <2 x float>* %p
|
|
%2 = fadd <2 x float> %1, %1
|
|
%3 = bitcast <2 x float> %2 to <1 x i64>
|
|
%4 = add <1 x i64> %3, %3
|
|
store <1 x i64> %4, <1 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v1i64_v2i32:
|
|
define void @test_v1i64_v2i32(<2 x i32>* %p, <1 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: str
|
|
%1 = load <2 x i32>* %p
|
|
%2 = add <2 x i32> %1, %1
|
|
%3 = bitcast <2 x i32> %2 to <1 x i64>
|
|
%4 = add <1 x i64> %3, %3
|
|
store <1 x i64> %4, <1 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v1i64_v4i16:
|
|
define void @test_v1i64_v4i16(<4 x i16>* %p, <1 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4h }
|
|
; CHECK: rev64 v{{[0-9]+}}.4h
|
|
; CHECK: str
|
|
%1 = load <4 x i16>* %p
|
|
%2 = add <4 x i16> %1, %1
|
|
%3 = bitcast <4 x i16> %2 to <1 x i64>
|
|
%4 = add <1 x i64> %3, %3
|
|
store <1 x i64> %4, <1 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v1i64_v8i8:
|
|
define void @test_v1i64_v8i8(<8 x i8>* %p, <1 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8b }
|
|
; CHECK: rev64 v{{[0-9]+}}.8b
|
|
; CHECK: str
|
|
%1 = load <8 x i8>* %p
|
|
%2 = add <8 x i8> %1, %1
|
|
%3 = bitcast <8 x i8> %2 to <1 x i64>
|
|
%4 = add <1 x i64> %3, %3
|
|
store <1 x i64> %4, <1 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f32_i64:
|
|
define void @test_v2f32_i64(i64* %p, <2 x float>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load i64* %p
|
|
%2 = add i64 %1, %1
|
|
%3 = bitcast i64 %2 to <2 x float>
|
|
%4 = fadd <2 x float> %3, %3
|
|
store <2 x float> %4, <2 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f32_f64:
|
|
define void @test_v2f32_f64(double* %p, <2 x float>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load double* %p
|
|
%2 = fadd double %1, %1
|
|
%3 = bitcast double %2 to <2 x float>
|
|
%4 = fadd <2 x float> %3, %3
|
|
store <2 x float> %4, <2 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f32_v1i64:
|
|
define void @test_v2f32_v1i64(<1 x i64>* %p, <2 x float>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <1 x i64>* %p
|
|
%2 = add <1 x i64> %1, %1
|
|
%3 = bitcast <1 x i64> %2 to <2 x float>
|
|
%4 = fadd <2 x float> %3, %3
|
|
store <2 x float> %4, <2 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f32_v2i32:
|
|
define void @test_v2f32_v2i32(<2 x i32>* %p, <2 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <2 x i32>* %p
|
|
%2 = add <2 x i32> %1, %1
|
|
%3 = bitcast <2 x i32> %2 to <2 x float>
|
|
%4 = fadd <2 x float> %3, %3
|
|
store <2 x float> %4, <2 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f32_v4i16:
|
|
define void @test_v2f32_v4i16(<4 x i16>* %p, <2 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4h }
|
|
; CHECK: rev32 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <4 x i16>* %p
|
|
%2 = add <4 x i16> %1, %1
|
|
%3 = bitcast <4 x i16> %2 to <2 x float>
|
|
%4 = fadd <2 x float> %3, %3
|
|
store <2 x float> %4, <2 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f32_v8i8:
|
|
define void @test_v2f32_v8i8(<8 x i8>* %p, <2 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8b }
|
|
; CHECK: rev32 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <8 x i8>* %p
|
|
%2 = add <8 x i8> %1, %1
|
|
%3 = bitcast <8 x i8> %2 to <2 x float>
|
|
%4 = fadd <2 x float> %3, %3
|
|
store <2 x float> %4, <2 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i32_i64:
|
|
define void @test_v2i32_i64(i64* %p, <2 x i32>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load i64* %p
|
|
%2 = add i64 %1, %1
|
|
%3 = bitcast i64 %2 to <2 x i32>
|
|
%4 = add <2 x i32> %3, %3
|
|
store <2 x i32> %4, <2 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i32_f64:
|
|
define void @test_v2i32_f64(double* %p, <2 x i32>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load double* %p
|
|
%2 = fadd double %1, %1
|
|
%3 = bitcast double %2 to <2 x i32>
|
|
%4 = add <2 x i32> %3, %3
|
|
store <2 x i32> %4, <2 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i32_v1i64:
|
|
define void @test_v2i32_v1i64(<1 x i64>* %p, <2 x i32>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.2s
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <1 x i64>* %p
|
|
%2 = add <1 x i64> %1, %1
|
|
%3 = bitcast <1 x i64> %2 to <2 x i32>
|
|
%4 = add <2 x i32> %3, %3
|
|
store <2 x i32> %4, <2 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i32_v2f32:
|
|
define void @test_v2i32_v2f32(<2 x float>* %p, <2 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <2 x float>* %p
|
|
%2 = fadd <2 x float> %1, %1
|
|
%3 = bitcast <2 x float> %2 to <2 x i32>
|
|
%4 = add <2 x i32> %3, %3
|
|
store <2 x i32> %4, <2 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i32_v4i16:
|
|
define void @test_v2i32_v4i16(<4 x i16>* %p, <2 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4h }
|
|
; CHECK: rev32 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <4 x i16>* %p
|
|
%2 = add <4 x i16> %1, %1
|
|
%3 = bitcast <4 x i16> %2 to <2 x i32>
|
|
%4 = add <2 x i32> %3, %3
|
|
store <2 x i32> %4, <2 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i32_v8i8:
|
|
define void @test_v2i32_v8i8(<8 x i8>* %p, <2 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8b }
|
|
; CHECK: rev32 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.2s }
|
|
%1 = load <8 x i8>* %p
|
|
%2 = add <8 x i8> %1, %1
|
|
%3 = bitcast <8 x i8> %2 to <2 x i32>
|
|
%4 = add <2 x i32> %3, %3
|
|
store <2 x i32> %4, <2 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i16_i64:
|
|
define void @test_v4i16_i64(i64* %p, <4 x i16>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.4h }
|
|
%1 = load i64* %p
|
|
%2 = add i64 %1, %1
|
|
%3 = bitcast i64 %2 to <4 x i16>
|
|
%4 = add <4 x i16> %3, %3
|
|
store <4 x i16> %4, <4 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i16_f64:
|
|
define void @test_v4i16_f64(double* %p, <4 x i16>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.4h }
|
|
%1 = load double* %p
|
|
%2 = fadd double %1, %1
|
|
%3 = bitcast double %2 to <4 x i16>
|
|
%4 = add <4 x i16> %3, %3
|
|
store <4 x i16> %4, <4 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i16_v1i64:
|
|
define void @test_v4i16_v1i64(<1 x i64>* %p, <4 x i16>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.4h }
|
|
%1 = load <1 x i64>* %p
|
|
%2 = add <1 x i64> %1, %1
|
|
%3 = bitcast <1 x i64> %2 to <4 x i16>
|
|
%4 = add <4 x i16> %3, %3
|
|
store <4 x i16> %4, <4 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i16_v2f32:
|
|
define void @test_v4i16_v2f32(<2 x float>* %p, <4 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev32 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.4h }
|
|
%1 = load <2 x float>* %p
|
|
%2 = fadd <2 x float> %1, %1
|
|
%3 = bitcast <2 x float> %2 to <4 x i16>
|
|
%4 = add <4 x i16> %3, %3
|
|
store <4 x i16> %4, <4 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i16_v2i32:
|
|
define void @test_v4i16_v2i32(<2 x i32>* %p, <4 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev32 v{{[0-9]+}}.4h
|
|
; CHECK: st1 { v{{[0-9]+}}.4h }
|
|
%1 = load <2 x i32>* %p
|
|
%2 = add <2 x i32> %1, %1
|
|
%3 = bitcast <2 x i32> %2 to <4 x i16>
|
|
%4 = add <4 x i16> %3, %3
|
|
store <4 x i16> %4, <4 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i16_v8i8:
|
|
define void @test_v4i16_v8i8(<8 x i8>* %p, <4 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8b }
|
|
; CHECK: rev16 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.4h }
|
|
%1 = load <8 x i8>* %p
|
|
%2 = add <8 x i8> %1, %1
|
|
%3 = bitcast <8 x i8> %2 to <4 x i16>
|
|
%4 = add <4 x i16> %3, %3
|
|
store <4 x i16> %4, <4 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i8_i64:
|
|
define void @test_v8i8_i64(i64* %p, <8 x i8>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.8b }
|
|
%1 = load i64* %p
|
|
%2 = add i64 %1, %1
|
|
%3 = bitcast i64 %2 to <8 x i8>
|
|
%4 = add <8 x i8> %3, %3
|
|
store <8 x i8> %4, <8 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i8_f64:
|
|
define void @test_v8i8_f64(double* %p, <8 x i8>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.8b }
|
|
%1 = load double* %p
|
|
%2 = fadd double %1, %1
|
|
%3 = bitcast double %2 to <8 x i8>
|
|
%4 = add <8 x i8> %3, %3
|
|
store <8 x i8> %4, <8 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i8_v1i64:
|
|
define void @test_v8i8_v1i64(<1 x i64>* %p, <8 x i8>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.8b }
|
|
%1 = load <1 x i64>* %p
|
|
%2 = add <1 x i64> %1, %1
|
|
%3 = bitcast <1 x i64> %2 to <8 x i8>
|
|
%4 = add <8 x i8> %3, %3
|
|
store <8 x i8> %4, <8 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i8_v2f32:
|
|
define void @test_v8i8_v2f32(<2 x float>* %p, <8 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev32 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.8b }
|
|
%1 = load <2 x float>* %p
|
|
%2 = fadd <2 x float> %1, %1
|
|
%3 = bitcast <2 x float> %2 to <8 x i8>
|
|
%4 = add <8 x i8> %3, %3
|
|
store <8 x i8> %4, <8 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i8_v2i32:
|
|
define void @test_v8i8_v2i32(<2 x i32>* %p, <8 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2s }
|
|
; CHECK: rev32 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.8b }
|
|
%1 = load <2 x i32>* %p
|
|
%2 = add <2 x i32> %1, %1
|
|
%3 = bitcast <2 x i32> %2 to <8 x i8>
|
|
%4 = add <8 x i8> %3, %3
|
|
store <8 x i8> %4, <8 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i8_v4i16:
|
|
define void @test_v8i8_v4i16(<4 x i16>* %p, <8 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4h }
|
|
; CHECK: rev16 v{{[0-9]+}}.8b
|
|
; CHECK: st1 { v{{[0-9]+}}.8b }
|
|
%1 = load <4 x i16>* %p
|
|
%2 = add <4 x i16> %1, %1
|
|
%3 = bitcast <4 x i16> %2 to <8 x i8>
|
|
%4 = add <8 x i8> %3, %3
|
|
store <8 x i8> %4, <8 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f128_v2f64:
|
|
define void @test_f128_v2f64(<2 x double>* %p, fp128* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: ext
|
|
; CHECK: str
|
|
%1 = load <2 x double>* %p
|
|
%2 = fadd <2 x double> %1, %1
|
|
%3 = bitcast <2 x double> %2 to fp128
|
|
%4 = fadd fp128 %3, %3
|
|
store fp128 %4, fp128* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f128_v2i64:
|
|
define void @test_f128_v2i64(<2 x i64>* %p, fp128* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: ext
|
|
; CHECK: str
|
|
%1 = load <2 x i64>* %p
|
|
%2 = add <2 x i64> %1, %1
|
|
%3 = bitcast <2 x i64> %2 to fp128
|
|
%4 = fadd fp128 %3, %3
|
|
store fp128 %4, fp128* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f128_v4f32:
|
|
define void @test_f128_v4f32(<4 x float>* %p, fp128* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: ext
|
|
; CHECK: str q
|
|
%1 = load <4 x float>* %p
|
|
%2 = fadd <4 x float> %1, %1
|
|
%3 = bitcast <4 x float> %2 to fp128
|
|
%4 = fadd fp128 %3, %3
|
|
store fp128 %4, fp128* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f128_v4i32:
|
|
define void @test_f128_v4i32(<4 x i32>* %p, fp128* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4s }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: ext
|
|
; CHECK: str
|
|
%1 = load <4 x i32>* %p
|
|
%2 = add <4 x i32> %1, %1
|
|
%3 = bitcast <4 x i32> %2 to fp128
|
|
%4 = fadd fp128 %3, %3
|
|
store fp128 %4, fp128* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f128_v8i16:
|
|
define void @test_f128_v8i16(<8 x i16>* %p, fp128* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8h }
|
|
; CHECK: rev64 v{{[0-9]+}}.8h
|
|
; CHECK: ext
|
|
; CHECK: str
|
|
%1 = load <8 x i16>* %p
|
|
%2 = add <8 x i16> %1, %1
|
|
%3 = bitcast <8 x i16> %2 to fp128
|
|
%4 = fadd fp128 %3, %3
|
|
store fp128 %4, fp128* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_f128_v16i8:
|
|
define void @test_f128_v16i8(<16 x i8>* %p, fp128* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.16b }
|
|
; CHECK: ext
|
|
; CHECK: str q
|
|
%1 = load <16 x i8>* %p
|
|
%2 = add <16 x i8> %1, %1
|
|
%3 = bitcast <16 x i8> %2 to fp128
|
|
%4 = fadd fp128 %3, %3
|
|
store fp128 %4, fp128* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f64_f128:
|
|
define void @test_v2f64_f128(fp128* %p, <2 x double>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: ext
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load fp128* %p
|
|
%2 = fadd fp128 %1, %1
|
|
%3 = bitcast fp128 %2 to <2 x double>
|
|
%4 = fadd <2 x double> %3, %3
|
|
store <2 x double> %4, <2 x double>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f64_v2i64:
|
|
define void @test_v2f64_v2i64(<2 x i64>* %p, <2 x double>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <2 x i64>* %p
|
|
%2 = add <2 x i64> %1, %1
|
|
%3 = bitcast <2 x i64> %2 to <2 x double>
|
|
%4 = fadd <2 x double> %3, %3
|
|
store <2 x double> %4, <2 x double>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f64_v4f32:
|
|
define void @test_v2f64_v4f32(<4 x float>* %p, <2 x double>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <4 x float>* %p
|
|
%2 = fadd <4 x float> %1, %1
|
|
%3 = bitcast <4 x float> %2 to <2 x double>
|
|
%4 = fadd <2 x double> %3, %3
|
|
store <2 x double> %4, <2 x double>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f64_v4i32:
|
|
define void @test_v2f64_v4i32(<4 x i32>* %p, <2 x double>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4s }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <4 x i32>* %p
|
|
%2 = add <4 x i32> %1, %1
|
|
%3 = bitcast <4 x i32> %2 to <2 x double>
|
|
%4 = fadd <2 x double> %3, %3
|
|
store <2 x double> %4, <2 x double>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f64_v8i16:
|
|
define void @test_v2f64_v8i16(<8 x i16>* %p, <2 x double>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8h }
|
|
; CHECK: rev64 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <8 x i16>* %p
|
|
%2 = add <8 x i16> %1, %1
|
|
%3 = bitcast <8 x i16> %2 to <2 x double>
|
|
%4 = fadd <2 x double> %3, %3
|
|
store <2 x double> %4, <2 x double>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2f64_v16i8:
|
|
define void @test_v2f64_v16i8(<16 x i8>* %p, <2 x double>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.16b }
|
|
; CHECK: rev64 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <16 x i8>* %p
|
|
%2 = add <16 x i8> %1, %1
|
|
%3 = bitcast <16 x i8> %2 to <2 x double>
|
|
%4 = fadd <2 x double> %3, %3
|
|
store <2 x double> %4, <2 x double>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i64_f128:
|
|
define void @test_v2i64_f128(fp128* %p, <2 x i64>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: ext
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load fp128* %p
|
|
%2 = fadd fp128 %1, %1
|
|
%3 = bitcast fp128 %2 to <2 x i64>
|
|
%4 = add <2 x i64> %3, %3
|
|
store <2 x i64> %4, <2 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i64_v2f64:
|
|
define void @test_v2i64_v2f64(<2 x double>* %p, <2 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <2 x double>* %p
|
|
%2 = fadd <2 x double> %1, %1
|
|
%3 = bitcast <2 x double> %2 to <2 x i64>
|
|
%4 = add <2 x i64> %3, %3
|
|
store <2 x i64> %4, <2 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i64_v4f32:
|
|
define void @test_v2i64_v4f32(<4 x float>* %p, <2 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <4 x float>* %p
|
|
%2 = fadd <4 x float> %1, %1
|
|
%3 = bitcast <4 x float> %2 to <2 x i64>
|
|
%4 = add <2 x i64> %3, %3
|
|
store <2 x i64> %4, <2 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i64_v4i32:
|
|
define void @test_v2i64_v4i32(<4 x i32>* %p, <2 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4s }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <4 x i32>* %p
|
|
%2 = add <4 x i32> %1, %1
|
|
%3 = bitcast <4 x i32> %2 to <2 x i64>
|
|
%4 = add <2 x i64> %3, %3
|
|
store <2 x i64> %4, <2 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i64_v8i16:
|
|
define void @test_v2i64_v8i16(<8 x i16>* %p, <2 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8h }
|
|
; CHECK: rev64 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <8 x i16>* %p
|
|
%2 = add <8 x i16> %1, %1
|
|
%3 = bitcast <8 x i16> %2 to <2 x i64>
|
|
%4 = add <2 x i64> %3, %3
|
|
store <2 x i64> %4, <2 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v2i64_v16i8:
|
|
define void @test_v2i64_v16i8(<16 x i8>* %p, <2 x i64>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.16b }
|
|
; CHECK: rev64 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <16 x i8>* %p
|
|
%2 = add <16 x i8> %1, %1
|
|
%3 = bitcast <16 x i8> %2 to <2 x i64>
|
|
%4 = add <2 x i64> %3, %3
|
|
store <2 x i64> %4, <2 x i64>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4f32_f128:
|
|
define void @test_v4f32_f128(fp128* %p, <4 x float>* %q) {
|
|
; CHECK: ldr q
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: ext
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load fp128* %p
|
|
%2 = fadd fp128 %1, %1
|
|
%3 = bitcast fp128 %2 to <4 x float>
|
|
%4 = fadd <4 x float> %3, %3
|
|
store <4 x float> %4, <4 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4f32_v2f64:
|
|
define void @test_v4f32_v2f64(<2 x double>* %p, <4 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <2 x double>* %p
|
|
%2 = fadd <2 x double> %1, %1
|
|
%3 = bitcast <2 x double> %2 to <4 x float>
|
|
%4 = fadd <4 x float> %3, %3
|
|
store <4 x float> %4, <4 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4f32_v2i64:
|
|
define void @test_v4f32_v2i64(<2 x i64>* %p, <4 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <2 x i64>* %p
|
|
%2 = add <2 x i64> %1, %1
|
|
%3 = bitcast <2 x i64> %2 to <4 x float>
|
|
%4 = fadd <4 x float> %3, %3
|
|
store <4 x float> %4, <4 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4f32_v4i32:
|
|
define void @test_v4f32_v4i32(<4 x i32>* %p, <4 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4s }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <4 x i32>* %p
|
|
%2 = add <4 x i32> %1, %1
|
|
%3 = bitcast <4 x i32> %2 to <4 x float>
|
|
%4 = fadd <4 x float> %3, %3
|
|
store <4 x float> %4, <4 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4f32_v8i16:
|
|
define void @test_v4f32_v8i16(<8 x i16>* %p, <4 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8h }
|
|
; CHECK: rev32 v{{[0-9]+}}.8h
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <8 x i16>* %p
|
|
%2 = add <8 x i16> %1, %1
|
|
%3 = bitcast <8 x i16> %2 to <4 x float>
|
|
%4 = fadd <4 x float> %3, %3
|
|
store <4 x float> %4, <4 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4f32_v16i8:
|
|
define void @test_v4f32_v16i8(<16 x i8>* %p, <4 x float>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.16b }
|
|
; CHECK: rev32 v{{[0-9]+}}.16b
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.2d }
|
|
%1 = load <16 x i8>* %p
|
|
%2 = add <16 x i8> %1, %1
|
|
%3 = bitcast <16 x i8> %2 to <4 x float>
|
|
%4 = fadd <4 x float> %3, %3
|
|
store <4 x float> %4, <4 x float>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i32_f128:
|
|
define void @test_v4i32_f128(fp128* %p, <4 x i32>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: ext
|
|
; CHECK: st1 { v{{[0-9]+}}.4s }
|
|
%1 = load fp128* %p
|
|
%2 = fadd fp128 %1, %1
|
|
%3 = bitcast fp128 %2 to <4 x i32>
|
|
%4 = add <4 x i32> %3, %3
|
|
store <4 x i32> %4, <4 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i32_v2f64:
|
|
define void @test_v4i32_v2f64(<2 x double>* %p, <4 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.4s }
|
|
%1 = load <2 x double>* %p
|
|
%2 = fadd <2 x double> %1, %1
|
|
%3 = bitcast <2 x double> %2 to <4 x i32>
|
|
%4 = add <4 x i32> %3, %3
|
|
store <4 x i32> %4, <4 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i32_v2i64:
|
|
define void @test_v4i32_v2i64(<2 x i64>* %p, <4 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.4s }
|
|
%1 = load <2 x i64>* %p
|
|
%2 = add <2 x i64> %1, %1
|
|
%3 = bitcast <2 x i64> %2 to <4 x i32>
|
|
%4 = add <4 x i32> %3, %3
|
|
store <4 x i32> %4, <4 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i32_v4f32:
|
|
define void @test_v4i32_v4f32(<4 x float>* %p, <4 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: st1 { v{{[0-9]+}}.4s }
|
|
%1 = load <4 x float>* %p
|
|
%2 = fadd <4 x float> %1, %1
|
|
%3 = bitcast <4 x float> %2 to <4 x i32>
|
|
%4 = add <4 x i32> %3, %3
|
|
store <4 x i32> %4, <4 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i32_v8i16:
|
|
define void @test_v4i32_v8i16(<8 x i16>* %p, <4 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8h }
|
|
; CHECK: rev32 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.4s }
|
|
%1 = load <8 x i16>* %p
|
|
%2 = add <8 x i16> %1, %1
|
|
%3 = bitcast <8 x i16> %2 to <4 x i32>
|
|
%4 = add <4 x i32> %3, %3
|
|
store <4 x i32> %4, <4 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v4i32_v16i8:
|
|
define void @test_v4i32_v16i8(<16 x i8>* %p, <4 x i32>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.16b }
|
|
; CHECK: rev32 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.4s }
|
|
%1 = load <16 x i8>* %p
|
|
%2 = add <16 x i8> %1, %1
|
|
%3 = bitcast <16 x i8> %2 to <4 x i32>
|
|
%4 = add <4 x i32> %3, %3
|
|
store <4 x i32> %4, <4 x i32>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i16_f128:
|
|
define void @test_v8i16_f128(fp128* %p, <8 x i16>* %q) {
|
|
; CHECK: ldr
|
|
; CHECK: rev64 v{{[0-9]+}}.8h
|
|
; CHECK: ext
|
|
; CHECK: st1 { v{{[0-9]+}}.8h }
|
|
%1 = load fp128* %p
|
|
%2 = fadd fp128 %1, %1
|
|
%3 = bitcast fp128 %2 to <8 x i16>
|
|
%4 = add <8 x i16> %3, %3
|
|
store <8 x i16> %4, <8 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i16_v2f64:
|
|
define void @test_v8i16_v2f64(<2 x double>* %p, <8 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.8h }
|
|
%1 = load <2 x double>* %p
|
|
%2 = fadd <2 x double> %1, %1
|
|
%3 = bitcast <2 x double> %2 to <8 x i16>
|
|
%4 = add <8 x i16> %3, %3
|
|
store <8 x i16> %4, <8 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i16_v2i64:
|
|
define void @test_v8i16_v2i64(<2 x i64>* %p, <8 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.8h }
|
|
%1 = load <2 x i64>* %p
|
|
%2 = add <2 x i64> %1, %1
|
|
%3 = bitcast <2 x i64> %2 to <8 x i16>
|
|
%4 = add <8 x i16> %3, %3
|
|
store <8 x i16> %4, <8 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i16_v4f32:
|
|
define void @test_v8i16_v4f32(<4 x float>* %p, <8 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev32 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.8h }
|
|
%1 = load <4 x float>* %p
|
|
%2 = fadd <4 x float> %1, %1
|
|
%3 = bitcast <4 x float> %2 to <8 x i16>
|
|
%4 = add <8 x i16> %3, %3
|
|
store <8 x i16> %4, <8 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i16_v4i32:
|
|
define void @test_v8i16_v4i32(<4 x i32>* %p, <8 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4s }
|
|
; CHECK: rev32 v{{[0-9]+}}.8h
|
|
; CHECK: st1 { v{{[0-9]+}}.8h }
|
|
%1 = load <4 x i32>* %p
|
|
%2 = add <4 x i32> %1, %1
|
|
%3 = bitcast <4 x i32> %2 to <8 x i16>
|
|
%4 = add <8 x i16> %3, %3
|
|
store <8 x i16> %4, <8 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v8i16_v16i8:
|
|
define void @test_v8i16_v16i8(<16 x i8>* %p, <8 x i16>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.16b }
|
|
; CHECK: rev16 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.8h }
|
|
%1 = load <16 x i8>* %p
|
|
%2 = add <16 x i8> %1, %1
|
|
%3 = bitcast <16 x i8> %2 to <8 x i16>
|
|
%4 = add <8 x i16> %3, %3
|
|
store <8 x i16> %4, <8 x i16>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v16i8_f128:
|
|
define void @test_v16i8_f128(fp128* %p, <16 x i8>* %q) {
|
|
; CHECK: ldr q
|
|
; CHECK: rev64 v{{[0-9]+}}.16b
|
|
; CHECK: ext
|
|
; CHECK: st1 { v{{[0-9]+}}.16b }
|
|
%1 = load fp128* %p
|
|
%2 = fadd fp128 %1, %1
|
|
%3 = bitcast fp128 %2 to <16 x i8>
|
|
%4 = add <16 x i8> %3, %3
|
|
store <16 x i8> %4, <16 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v16i8_v2f64:
|
|
define void @test_v16i8_v2f64(<2 x double>* %p, <16 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.16b }
|
|
%1 = load <2 x double>* %p
|
|
%2 = fadd <2 x double> %1, %1
|
|
%3 = bitcast <2 x double> %2 to <16 x i8>
|
|
%4 = add <16 x i8> %3, %3
|
|
store <16 x i8> %4, <16 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v16i8_v2i64:
|
|
define void @test_v16i8_v2i64(<2 x i64>* %p, <16 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.16b }
|
|
%1 = load <2 x i64>* %p
|
|
%2 = add <2 x i64> %1, %1
|
|
%3 = bitcast <2 x i64> %2 to <16 x i8>
|
|
%4 = add <16 x i8> %3, %3
|
|
store <16 x i8> %4, <16 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v16i8_v4f32:
|
|
define void @test_v16i8_v4f32(<4 x float>* %p, <16 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.2d }
|
|
; CHECK: rev64 v{{[0-9]+}}.4s
|
|
; CHECK: rev32 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.16b }
|
|
%1 = load <4 x float>* %p
|
|
%2 = fadd <4 x float> %1, %1
|
|
%3 = bitcast <4 x float> %2 to <16 x i8>
|
|
%4 = add <16 x i8> %3, %3
|
|
store <16 x i8> %4, <16 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v16i8_v4i32:
|
|
define void @test_v16i8_v4i32(<4 x i32>* %p, <16 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.4s }
|
|
; CHECK: rev32 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.16b }
|
|
%1 = load <4 x i32>* %p
|
|
%2 = add <4 x i32> %1, %1
|
|
%3 = bitcast <4 x i32> %2 to <16 x i8>
|
|
%4 = add <16 x i8> %3, %3
|
|
store <16 x i8> %4, <16 x i8>* %q
|
|
ret void
|
|
}
|
|
|
|
; CHECK-LABEL: test_v16i8_v8i16:
|
|
define void @test_v16i8_v8i16(<8 x i16>* %p, <16 x i8>* %q) {
|
|
; CHECK: ld1 { v{{[0-9]+}}.8h }
|
|
; CHECK: rev16 v{{[0-9]+}}.16b
|
|
; CHECK: st1 { v{{[0-9]+}}.16b }
|
|
%1 = load <8 x i16>* %p
|
|
%2 = add <8 x i16> %1, %1
|
|
%3 = bitcast <8 x i16> %2 to <16 x i8>
|
|
%4 = add <16 x i8> %3, %3
|
|
store <16 x i8> %4, <16 x i8>* %q
|
|
ret void
|
|
}
|