mirror of
https://github.com/RPCSX/llvm.git
synced 2025-01-24 21:25:41 +00:00
[GlobalISel][X86] add legalizer mir tests. NFC
git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@305781 91177308-0d34-0410-b5e6-96231b3b80d8
This commit is contained in:
Igor Breger
parent
4e72ee424c
commit
88c4c546d4
@ -1,4 +1,5 @@
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+avx -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=AVX1
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+sse2 -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=NOT_AVX2 --check-prefix=SSE2
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+avx -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=NOT_AVX2 --check-prefix=AVX1
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+avx2 -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=AVX2
|
||||
|
||||
--- |
|
||||
@ -33,19 +34,19 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# AVX1: %0(<32 x s8>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<32 x s8>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<16 x s8>), %4(<16 x s8>) = G_UNMERGE_VALUES %0(<32 x s8>)
|
||||
# AVX1-NEXT: %5(<16 x s8>), %6(<16 x s8>) = G_UNMERGE_VALUES %1(<32 x s8>)
|
||||
# AVX1-NEXT: %7(<16 x s8>) = G_ADD %3, %5
|
||||
# AVX1-NEXT: %8(<16 x s8>) = G_ADD %4, %6
|
||||
# AVX1-NEXT: %2(<32 x s8>) = G_MERGE_VALUES %7(<16 x s8>), %8(<16 x s8>)
|
||||
# AVX1-NEXT: RET 0
|
||||
# NOT_AVX2: %0(<32 x s8>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %1(<32 x s8>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %3(<16 x s8>), %4(<16 x s8>) = G_UNMERGE_VALUES %0(<32 x s8>)
|
||||
# NOT_AVX2-NEXT: %5(<16 x s8>), %6(<16 x s8>) = G_UNMERGE_VALUES %1(<32 x s8>)
|
||||
# NOT_AVX2-NEXT: %7(<16 x s8>) = G_ADD %3, %5
|
||||
# NOT_AVX2-NEXT: %8(<16 x s8>) = G_ADD %4, %6
|
||||
# NOT_AVX2-NEXT: %2(<32 x s8>) = G_MERGE_VALUES %7(<16 x s8>), %8(<16 x s8>)
|
||||
# NOT_AVX2-NEXT: RET 0
|
||||
#
|
||||
# AVX2: %0(<32 x s8>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<32 x s8>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<32 x s8>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
# AVX2: %0(<32 x s8>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<32 x s8>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<32 x s8>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %ymm0, %ymm1
|
||||
@ -66,19 +67,19 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# AVX1: %0(<16 x s16>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<16 x s16>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<8 x s16>), %4(<8 x s16>) = G_UNMERGE_VALUES %0(<16 x s16>)
|
||||
# AVX1-NEXT: %5(<8 x s16>), %6(<8 x s16>) = G_UNMERGE_VALUES %1(<16 x s16>)
|
||||
# AVX1-NEXT: %7(<8 x s16>) = G_ADD %3, %5
|
||||
# AVX1-NEXT: %8(<8 x s16>) = G_ADD %4, %6
|
||||
# AVX1-NEXT: %2(<16 x s16>) = G_MERGE_VALUES %7(<8 x s16>), %8(<8 x s16>)
|
||||
# AVX1-NEXT: RET 0
|
||||
# NOT_AVX2: %0(<16 x s16>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %1(<16 x s16>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %3(<8 x s16>), %4(<8 x s16>) = G_UNMERGE_VALUES %0(<16 x s16>)
|
||||
# NOT_AVX2-NEXT: %5(<8 x s16>), %6(<8 x s16>) = G_UNMERGE_VALUES %1(<16 x s16>)
|
||||
# NOT_AVX2-NEXT: %7(<8 x s16>) = G_ADD %3, %5
|
||||
# NOT_AVX2-NEXT: %8(<8 x s16>) = G_ADD %4, %6
|
||||
# NOT_AVX2-NEXT: %2(<16 x s16>) = G_MERGE_VALUES %7(<8 x s16>), %8(<8 x s16>)
|
||||
# NOT_AVX2-NEXT: RET 0
|
||||
#
|
||||
# AVX2: %0(<16 x s16>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<16 x s16>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<16 x s16>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
# AVX2: %0(<16 x s16>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<16 x s16>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<16 x s16>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %ymm0, %ymm1
|
||||
@ -99,19 +100,19 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# AVX1: %0(<8 x s32>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<8 x s32>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<4 x s32>), %4(<4 x s32>) = G_UNMERGE_VALUES %0(<8 x s32>)
|
||||
# AVX1-NEXT: %5(<4 x s32>), %6(<4 x s32>) = G_UNMERGE_VALUES %1(<8 x s32>)
|
||||
# AVX1-NEXT: %7(<4 x s32>) = G_ADD %3, %5
|
||||
# AVX1-NEXT: %8(<4 x s32>) = G_ADD %4, %6
|
||||
# AVX1-NEXT: %2(<8 x s32>) = G_MERGE_VALUES %7(<4 x s32>), %8(<4 x s32>)
|
||||
# AVX1-NEXT: RET 0
|
||||
# NOT_AVX2: %0(<8 x s32>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %1(<8 x s32>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %3(<4 x s32>), %4(<4 x s32>) = G_UNMERGE_VALUES %0(<8 x s32>)
|
||||
# NOT_AVX2-NEXT: %5(<4 x s32>), %6(<4 x s32>) = G_UNMERGE_VALUES %1(<8 x s32>)
|
||||
# NOT_AVX2-NEXT: %7(<4 x s32>) = G_ADD %3, %5
|
||||
# NOT_AVX2-NEXT: %8(<4 x s32>) = G_ADD %4, %6
|
||||
# NOT_AVX2-NEXT: %2(<8 x s32>) = G_MERGE_VALUES %7(<4 x s32>), %8(<4 x s32>)
|
||||
# NOT_AVX2-NEXT: RET 0
|
||||
#
|
||||
# AVX2: %0(<8 x s32>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<8 x s32>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<8 x s32>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
# AVX2: %0(<8 x s32>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<8 x s32>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<8 x s32>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %ymm0, %ymm1
|
||||
@ -132,19 +133,19 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# AVX1: %0(<4 x s64>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<4 x s64>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<2 x s64>), %4(<2 x s64>) = G_UNMERGE_VALUES %0(<4 x s64>)
|
||||
# AVX1-NEXT: %5(<2 x s64>), %6(<2 x s64>) = G_UNMERGE_VALUES %1(<4 x s64>)
|
||||
# AVX1-NEXT: %7(<2 x s64>) = G_ADD %3, %5
|
||||
# AVX1-NEXT: %8(<2 x s64>) = G_ADD %4, %6
|
||||
# AVX1-NEXT: %2(<4 x s64>) = G_MERGE_VALUES %7(<2 x s64>), %8(<2 x s64>)
|
||||
# AVX1-NEXT: RET 0
|
||||
# NOT_AVX2: %0(<4 x s64>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %1(<4 x s64>) = IMPLICIT_DEF
|
||||
# NOT_AVX2-NEXT: %3(<2 x s64>), %4(<2 x s64>) = G_UNMERGE_VALUES %0(<4 x s64>)
|
||||
# NOT_AVX2-NEXT: %5(<2 x s64>), %6(<2 x s64>) = G_UNMERGE_VALUES %1(<4 x s64>)
|
||||
# NOT_AVX2-NEXT: %7(<2 x s64>) = G_ADD %3, %5
|
||||
# NOT_AVX2-NEXT: %8(<2 x s64>) = G_ADD %4, %6
|
||||
# NOT_AVX2-NEXT: %2(<4 x s64>) = G_MERGE_VALUES %7(<2 x s64>), %8(<2 x s64>)
|
||||
# NOT_AVX2-NEXT: RET 0
|
||||
#
|
||||
# AVX2: %0(<4 x s64>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<4 x s64>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<4 x s64>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
# AVX2: %0(<4 x s64>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %1(<4 x s64>) = IMPLICIT_DEF
|
||||
# AVX2-NEXT: %2(<4 x s64>) = G_ADD %0, %1
|
||||
# AVX2-NEXT: RET 0
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %ymm0, %ymm1
|
||||
|
||||
@ -1,3 +1,4 @@
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+avx -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=AVX1
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+avx512f -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=AVX512F
|
||||
# RUN: llc -mtriple=x86_64-linux-gnu -mattr=+avx512f,+avx512bw -global-isel -run-pass=legalizer %s -o - | FileCheck %s --check-prefix=ALL --check-prefix=AVX512BW
|
||||
|
||||
@ -22,6 +23,10 @@
|
||||
ret void
|
||||
}
|
||||
|
||||
define <64 x i8> @test_add_v64i8_2(<64 x i8> %arg1, <64 x i8> %arg2) #0 {
|
||||
%ret = add <64 x i8> %arg1, %arg2
|
||||
ret <64 x i8> %ret
|
||||
}
|
||||
...
|
||||
---
|
||||
name: test_add_v64i8
|
||||
@ -33,14 +38,25 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# AVX512F: %0(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %1(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %3(<32 x s8>), %4(<32 x s8>) = G_UNMERGE_VALUES %0(<64 x s8>)
|
||||
# AVX512F-NEXT: %5(<32 x s8>), %6(<32 x s8>) = G_UNMERGE_VALUES %1(<64 x s8>)
|
||||
# AVX512F-NEXT: %7(<32 x s8>) = G_ADD %3, %5
|
||||
# AVX512F-NEXT: %8(<32 x s8>) = G_ADD %4, %6
|
||||
# AVX512F-NEXT: %2(<64 x s8>) = G_MERGE_VALUES %7(<32 x s8>), %8(<32 x s8>)
|
||||
# AVX512F-NEXT: RET 0
|
||||
# AVX1: %0(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<16 x s8>), %4(<16 x s8>), %5(<16 x s8>), %6(<16 x s8>) = G_UNMERGE_VALUES %0(<64 x s8>)
|
||||
# AVX1-NEXT: %7(<16 x s8>), %8(<16 x s8>), %9(<16 x s8>), %10(<16 x s8>) = G_UNMERGE_VALUES %1(<64 x s8>)
|
||||
# AVX1-NEXT: %11(<16 x s8>) = G_ADD %3, %7
|
||||
# AVX1-NEXT: %12(<16 x s8>) = G_ADD %4, %8
|
||||
# AVX1-NEXT: %13(<16 x s8>) = G_ADD %5, %9
|
||||
# AVX1-NEXT: %14(<16 x s8>) = G_ADD %6, %10
|
||||
# AVX1-NEXT: %2(<64 x s8>) = G_MERGE_VALUES %11(<16 x s8>), %12(<16 x s8>), %13(<16 x s8>), %14(<16 x s8>)
|
||||
# AVX1-NEXT: RET 0
|
||||
#
|
||||
# AVX512F: %0(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %1(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %3(<32 x s8>), %4(<32 x s8>) = G_UNMERGE_VALUES %0(<64 x s8>)
|
||||
# AVX512F-NEXT: %5(<32 x s8>), %6(<32 x s8>) = G_UNMERGE_VALUES %1(<64 x s8>)
|
||||
# AVX512F-NEXT: %7(<32 x s8>) = G_ADD %3, %5
|
||||
# AVX512F-NEXT: %8(<32 x s8>) = G_ADD %4, %6
|
||||
# AVX512F-NEXT: %2(<64 x s8>) = G_MERGE_VALUES %7(<32 x s8>), %8(<32 x s8>)
|
||||
# AVX512F-NEXT: RET 0
|
||||
#
|
||||
# AVX512BW: %0(<64 x s8>) = IMPLICIT_DEF
|
||||
# AVX512BW-NEXT: %1(<64 x s8>) = IMPLICIT_DEF
|
||||
@ -66,14 +82,25 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# AVX512F: %0(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %1(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %3(<16 x s16>), %4(<16 x s16>) = G_UNMERGE_VALUES %0(<32 x s16>)
|
||||
# AVX512F-NEXT: %5(<16 x s16>), %6(<16 x s16>) = G_UNMERGE_VALUES %1(<32 x s16>)
|
||||
# AVX512F-NEXT: %7(<16 x s16>) = G_ADD %3, %5
|
||||
# AVX512F-NEXT: %8(<16 x s16>) = G_ADD %4, %6
|
||||
# AVX512F-NEXT: %2(<32 x s16>) = G_MERGE_VALUES %7(<16 x s16>), %8(<16 x s16>)
|
||||
# AVX512F-NEXT: RET 0
|
||||
# AVX1: %0(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<8 x s16>), %4(<8 x s16>), %5(<8 x s16>), %6(<8 x s16>) = G_UNMERGE_VALUES %0(<32 x s16>)
|
||||
# AVX1-NEXT: %7(<8 x s16>), %8(<8 x s16>), %9(<8 x s16>), %10(<8 x s16>) = G_UNMERGE_VALUES %1(<32 x s16>)
|
||||
# AVX1-NEXT: %11(<8 x s16>) = G_ADD %3, %7
|
||||
# AVX1-NEXT: %12(<8 x s16>) = G_ADD %4, %8
|
||||
# AVX1-NEXT: %13(<8 x s16>) = G_ADD %5, %9
|
||||
# AVX1-NEXT: %14(<8 x s16>) = G_ADD %6, %10
|
||||
# AVX1-NEXT: %2(<32 x s16>) = G_MERGE_VALUES %11(<8 x s16>), %12(<8 x s16>), %13(<8 x s16>), %14(<8 x s16>)
|
||||
# AVX1-NEXT: RET 0
|
||||
#
|
||||
# AVX512F: %0(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %1(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %3(<16 x s16>), %4(<16 x s16>) = G_UNMERGE_VALUES %0(<32 x s16>)
|
||||
# AVX512F-NEXT: %5(<16 x s16>), %6(<16 x s16>) = G_UNMERGE_VALUES %1(<32 x s16>)
|
||||
# AVX512F-NEXT: %7(<16 x s16>) = G_ADD %3, %5
|
||||
# AVX512F-NEXT: %8(<16 x s16>) = G_ADD %4, %6
|
||||
# AVX512F-NEXT: %2(<32 x s16>) = G_MERGE_VALUES %7(<16 x s16>), %8(<16 x s16>)
|
||||
# AVX512F-NEXT: RET 0
|
||||
#
|
||||
# AVX512BW: %0(<32 x s16>) = IMPLICIT_DEF
|
||||
# AVX512BW-NEXT: %1(<32 x s16>) = IMPLICIT_DEF
|
||||
@ -99,10 +126,26 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# ALL: %0(<16 x s32>) = IMPLICIT_DEF
|
||||
# ALL-NEXT: %1(<16 x s32>) = IMPLICIT_DEF
|
||||
# ALL-NEXT: %2(<16 x s32>) = G_ADD %0, %1
|
||||
# ALL-NEXT: RET 0
|
||||
# AVX1: %0(<16 x s32>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<16 x s32>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<4 x s32>), %4(<4 x s32>), %5(<4 x s32>), %6(<4 x s32>) = G_UNMERGE_VALUES %0(<16 x s32>)
|
||||
# AVX1-NEXT: %7(<4 x s32>), %8(<4 x s32>), %9(<4 x s32>), %10(<4 x s32>) = G_UNMERGE_VALUES %1(<16 x s32>)
|
||||
# AVX1-NEXT: %11(<4 x s32>) = G_ADD %3, %7
|
||||
# AVX1-NEXT: %12(<4 x s32>) = G_ADD %4, %8
|
||||
# AVX1-NEXT: %13(<4 x s32>) = G_ADD %5, %9
|
||||
# AVX1-NEXT: %14(<4 x s32>) = G_ADD %6, %10
|
||||
# AVX1-NEXT: %2(<16 x s32>) = G_MERGE_VALUES %11(<4 x s32>), %12(<4 x s32>), %13(<4 x s32>), %14(<4 x s32>)
|
||||
# AVX1-NEXT: RET 0
|
||||
#
|
||||
# AVX512F: %0(<16 x s32>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %1(<16 x s32>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %2(<16 x s32>) = G_ADD %0, %1
|
||||
# AVX512F-NEXT: RET 0
|
||||
#
|
||||
# AVX512BW: %0(<16 x s32>) = IMPLICIT_DEF
|
||||
# AVX512BW-NEXT: %1(<16 x s32>) = IMPLICIT_DEF
|
||||
# AVX512BW-NEXT: %2(<16 x s32>) = G_ADD %0, %1
|
||||
# AVX512BW-NEXT: RET 0
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %zmm0, %zmm1
|
||||
@ -123,10 +166,26 @@ registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
# ALL: %0(<8 x s64>) = IMPLICIT_DEF
|
||||
# ALL-NEXT: %1(<8 x s64>) = IMPLICIT_DEF
|
||||
# ALL-NEXT: %2(<8 x s64>) = G_ADD %0, %1
|
||||
# ALL-NEXT: RET 0
|
||||
# AVX1: %0(<8 x s64>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %1(<8 x s64>) = IMPLICIT_DEF
|
||||
# AVX1-NEXT: %3(<2 x s64>), %4(<2 x s64>), %5(<2 x s64>), %6(<2 x s64>) = G_UNMERGE_VALUES %0(<8 x s64>)
|
||||
# AVX1-NEXT: %7(<2 x s64>), %8(<2 x s64>), %9(<2 x s64>), %10(<2 x s64>) = G_UNMERGE_VALUES %1(<8 x s64>)
|
||||
# AVX1-NEXT: %11(<2 x s64>) = G_ADD %3, %7
|
||||
# AVX1-NEXT: %12(<2 x s64>) = G_ADD %4, %8
|
||||
# AVX1-NEXT: %13(<2 x s64>) = G_ADD %5, %9
|
||||
# AVX1-NEXT: %14(<2 x s64>) = G_ADD %6, %10
|
||||
# AVX1-NEXT: %2(<8 x s64>) = G_MERGE_VALUES %11(<2 x s64>), %12(<2 x s64>), %13(<2 x s64>), %14(<2 x s64>)
|
||||
# AVX1-NEXT: RET 0
|
||||
#
|
||||
# AVX512F: %0(<8 x s64>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %1(<8 x s64>) = IMPLICIT_DEF
|
||||
# AVX512F-NEXT: %2(<8 x s64>) = G_ADD %0, %1
|
||||
# AVX512F-NEXT: RET 0
|
||||
#
|
||||
# AVX512BW: %0(<8 x s64>) = IMPLICIT_DEF
|
||||
# AVX512BW-NEXT: %1(<8 x s64>) = IMPLICIT_DEF
|
||||
# AVX512BW-NEXT: %2(<8 x s64>) = G_ADD %0, %1
|
||||
# AVX512BW-NEXT: RET 0
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %zmm0, %zmm1
|
||||
@ -137,3 +196,75 @@ body: |
|
||||
RET 0
|
||||
|
||||
...
|
||||
---
|
||||
name: test_add_v64i8_2
|
||||
# ALL-LABEL: name: test_add_v64i8_2
|
||||
alignment: 4
|
||||
legalized: false
|
||||
regBankSelected: false
|
||||
registers:
|
||||
- { id: 0, class: _ }
|
||||
- { id: 1, class: _ }
|
||||
- { id: 2, class: _ }
|
||||
- { id: 3, class: _ }
|
||||
- { id: 4, class: _ }
|
||||
- { id: 5, class: _ }
|
||||
- { id: 6, class: _ }
|
||||
- { id: 7, class: _ }
|
||||
- { id: 8, class: _ }
|
||||
# AVX1: %2(<32 x s8>) = COPY %ymm0
|
||||
# AVX1-NEXT: %3(<32 x s8>) = COPY %ymm1
|
||||
# AVX1-NEXT: %4(<32 x s8>) = COPY %ymm2
|
||||
# AVX1-NEXT: %5(<32 x s8>) = COPY %ymm3
|
||||
# AVX1-NEXT: %0(<64 x s8>) = G_MERGE_VALUES %2(<32 x s8>), %3(<32 x s8>)
|
||||
# AVX1-NEXT: %1(<64 x s8>) = G_MERGE_VALUES %4(<32 x s8>), %5(<32 x s8>)
|
||||
# AVX1-NEXT: %9(<16 x s8>), %10(<16 x s8>), %11(<16 x s8>), %12(<16 x s8>) = G_UNMERGE_VALUES %0(<64 x s8>)
|
||||
# AVX1-NEXT: %13(<16 x s8>), %14(<16 x s8>), %15(<16 x s8>), %16(<16 x s8>) = G_UNMERGE_VALUES %1(<64 x s8>)
|
||||
# AVX1-NEXT: %17(<16 x s8>) = G_ADD %9, %13
|
||||
# AVX1-NEXT: %18(<16 x s8>) = G_ADD %10, %14
|
||||
# AVX1-NEXT: %19(<16 x s8>) = G_ADD %11, %15
|
||||
# AVX1-NEXT: %20(<16 x s8>) = G_ADD %12, %16
|
||||
# AVX1-NEXT: %6(<64 x s8>) = G_MERGE_VALUES %17(<16 x s8>), %18(<16 x s8>), %19(<16 x s8>), %20(<16 x s8>)
|
||||
# AVX1-NEXT: %7(<32 x s8>), %8(<32 x s8>) = G_UNMERGE_VALUES %6(<64 x s8>)
|
||||
# AVX1-NEXT: %ymm0 = COPY %7(<32 x s8>)
|
||||
# AVX1-NEXT: %ymm1 = COPY %8(<32 x s8>)
|
||||
# AVX1-NEXT: RET 0, implicit %ymm0, implicit %ymm1
|
||||
#
|
||||
# AVX512F: %2(<32 x s8>) = COPY %ymm0
|
||||
# AVX512F-NEXT: %3(<32 x s8>) = COPY %ymm1
|
||||
# AVX512F-NEXT: %4(<32 x s8>) = COPY %ymm2
|
||||
# AVX512F-NEXT: %5(<32 x s8>) = COPY %ymm3
|
||||
# AVX512F-NEXT: %13(<32 x s8>) = G_ADD %2, %4
|
||||
# AVX512F-NEXT: %14(<32 x s8>) = G_ADD %3, %5
|
||||
# AVX512F-NEXT: %ymm0 = COPY %13(<32 x s8>)
|
||||
# AVX512F-NEXT: %ymm1 = COPY %14(<32 x s8>)
|
||||
# AVX512F-NEXT: RET 0, implicit %ymm0, implicit %ymm1
|
||||
#
|
||||
# AVX512BW: %2(<32 x s8>) = COPY %ymm0
|
||||
# AVX512BW-NEXT: %3(<32 x s8>) = COPY %ymm1
|
||||
# AVX512BW-NEXT: %4(<32 x s8>) = COPY %ymm2
|
||||
# AVX512BW-NEXT: %5(<32 x s8>) = COPY %ymm3
|
||||
# AVX512BW-NEXT: %0(<64 x s8>) = G_MERGE_VALUES %2(<32 x s8>), %3(<32 x s8>)
|
||||
# AVX512BW-NEXT: %1(<64 x s8>) = G_MERGE_VALUES %4(<32 x s8>), %5(<32 x s8>)
|
||||
# AVX512BW-NEXT: %6(<64 x s8>) = G_ADD %0, %1
|
||||
# AVX512BW-NEXT: %7(<32 x s8>), %8(<32 x s8>) = G_UNMERGE_VALUES %6(<64 x s8>)
|
||||
# AVX512BW-NEXT: %ymm0 = COPY %7(<32 x s8>)
|
||||
# AVX512BW-NEXT: %ymm1 = COPY %8(<32 x s8>)
|
||||
# AVX512BW-NEXT: RET 0, implicit %ymm0, implicit %ymm1
|
||||
body: |
|
||||
bb.1 (%ir-block.0):
|
||||
liveins: %ymm0, %ymm1, %ymm2, %ymm3
|
||||
|
||||
%2(<32 x s8>) = COPY %ymm0
|
||||
%3(<32 x s8>) = COPY %ymm1
|
||||
%4(<32 x s8>) = COPY %ymm2
|
||||
%5(<32 x s8>) = COPY %ymm3
|
||||
%0(<64 x s8>) = G_MERGE_VALUES %2(<32 x s8>), %3(<32 x s8>)
|
||||
%1(<64 x s8>) = G_MERGE_VALUES %4(<32 x s8>), %5(<32 x s8>)
|
||||
%6(<64 x s8>) = G_ADD %0, %1
|
||||
%7(<32 x s8>), %8(<32 x s8>) = G_UNMERGE_VALUES %6(<64 x s8>)
|
||||
%ymm0 = COPY %7(<32 x s8>)
|
||||
%ymm1 = COPY %8(<32 x s8>)
|
||||
RET 0, implicit %ymm0, implicit %ymm1
|
||||
|
||||
...
|
||||
|
||||
Loading…
x
Reference in New Issue
Block a user