mirror of
https://github.com/xemu-project/xemu.git
synced 2024-11-23 11:39:53 +00:00
target-m68k: add 680x0 divu/divs variants
Update helper to set the throwing location in case of div-by-0. Cleanup divX.w and add quad word variants of divX.l. Signed-off-by: Laurent Vivier <laurent@vivier.eu> Reviewed-by: Richard Henderson <rth@twidle.net> [laurent: modified to clear Z on overflow, as found with risu]
This commit is contained in:
Laurent Vivier
parent
8be95defd6
commit
0ccb9c1d81
@ -2864,6 +2864,13 @@ void cpu_loop(CPUM68KState *env)
|
||||
info._sifields._sigfault._addr = env->pc;
|
||||
queue_signal(env, info.si_signo, QEMU_SI_FAULT, &info);
|
||||
break;
|
||||
case EXCP_DIV0:
|
||||
info.si_signo = TARGET_SIGFPE;
|
||||
info.si_errno = 0;
|
||||
info.si_code = TARGET_FPE_INTDIV;
|
||||
info._sifields._sigfault._addr = env->pc;
|
||||
queue_signal(env, info.si_signo, QEMU_SI_FAULT, &info);
|
||||
break;
|
||||
case EXCP_TRAP0:
|
||||
{
|
||||
abi_long ret;
|
||||
|
||||
@ -95,10 +95,6 @@ typedef struct CPUM68KState {
|
||||
uint32_t macsr;
|
||||
uint32_t mac_mask;
|
||||
|
||||
/* Temporary storage for DIV helpers. */
|
||||
uint32_t div1;
|
||||
uint32_t div2;
|
||||
|
||||
/* MMU status. */
|
||||
struct {
|
||||
uint32_t ar;
|
||||
|
||||
@ -1,8 +1,12 @@
|
||||
DEF_HELPER_1(bitrev, i32, i32)
|
||||
DEF_HELPER_1(ff1, i32, i32)
|
||||
DEF_HELPER_FLAGS_2(sats, TCG_CALL_NO_RWG_SE, i32, i32, i32)
|
||||
DEF_HELPER_2(divu, void, env, i32)
|
||||
DEF_HELPER_2(divs, void, env, i32)
|
||||
DEF_HELPER_3(divuw, void, env, int, i32)
|
||||
DEF_HELPER_3(divsw, void, env, int, s32)
|
||||
DEF_HELPER_4(divul, void, env, int, int, i32)
|
||||
DEF_HELPER_4(divsl, void, env, int, int, s32)
|
||||
DEF_HELPER_4(divull, void, env, int, int, i32)
|
||||
DEF_HELPER_4(divsll, void, env, int, int, s32)
|
||||
DEF_HELPER_3(shl_cc, i32, env, i32, i32)
|
||||
DEF_HELPER_3(shr_cc, i32, env, i32, i32)
|
||||
DEF_HELPER_3(sar_cc, i32, env, i32, i32)
|
||||
|
||||
@ -166,12 +166,17 @@ bool m68k_cpu_exec_interrupt(CPUState *cs, int interrupt_request)
|
||||
return false;
|
||||
}
|
||||
|
||||
static void raise_exception(CPUM68KState *env, int tt)
|
||||
static void raise_exception_ra(CPUM68KState *env, int tt, uintptr_t raddr)
|
||||
{
|
||||
CPUState *cs = CPU(m68k_env_get_cpu(env));
|
||||
|
||||
cs->exception_index = tt;
|
||||
cpu_loop_exit(cs);
|
||||
cpu_loop_exit_restore(cs, raddr);
|
||||
}
|
||||
|
||||
static void raise_exception(CPUM68KState *env, int tt)
|
||||
{
|
||||
raise_exception_ra(env, tt, 0);
|
||||
}
|
||||
|
||||
void HELPER(raise_exception)(CPUM68KState *env, uint32_t tt)
|
||||
@ -179,51 +184,179 @@ void HELPER(raise_exception)(CPUM68KState *env, uint32_t tt)
|
||||
raise_exception(env, tt);
|
||||
}
|
||||
|
||||
void HELPER(divu)(CPUM68KState *env, uint32_t word)
|
||||
void HELPER(divuw)(CPUM68KState *env, int destr, uint32_t den)
|
||||
{
|
||||
uint32_t num;
|
||||
uint32_t den;
|
||||
uint32_t quot;
|
||||
uint32_t num = env->dregs[destr];
|
||||
uint32_t quot, rem;
|
||||
|
||||
if (den == 0) {
|
||||
raise_exception_ra(env, EXCP_DIV0, GETPC());
|
||||
}
|
||||
quot = num / den;
|
||||
rem = num % den;
|
||||
|
||||
env->cc_c = 0; /* always cleared, even if overflow */
|
||||
if (quot > 0xffff) {
|
||||
env->cc_v = -1;
|
||||
/* real 68040 keeps N and unset Z on overflow,
|
||||
* whereas documentation says "undefined"
|
||||
*/
|
||||
env->cc_z = 1;
|
||||
return;
|
||||
}
|
||||
env->dregs[destr] = deposit32(quot, 16, 16, rem);
|
||||
env->cc_z = (int16_t)quot;
|
||||
env->cc_n = (int16_t)quot;
|
||||
env->cc_v = 0;
|
||||
}
|
||||
|
||||
void HELPER(divsw)(CPUM68KState *env, int destr, int32_t den)
|
||||
{
|
||||
int32_t num = env->dregs[destr];
|
||||
uint32_t quot, rem;
|
||||
|
||||
if (den == 0) {
|
||||
raise_exception_ra(env, EXCP_DIV0, GETPC());
|
||||
}
|
||||
quot = num / den;
|
||||
rem = num % den;
|
||||
|
||||
env->cc_c = 0; /* always cleared, even if overflow */
|
||||
if (quot != (int16_t)quot) {
|
||||
env->cc_v = -1;
|
||||
/* nothing else is modified */
|
||||
/* real 68040 keeps N and unset Z on overflow,
|
||||
* whereas documentation says "undefined"
|
||||
*/
|
||||
env->cc_z = 1;
|
||||
return;
|
||||
}
|
||||
env->dregs[destr] = deposit32(quot, 16, 16, rem);
|
||||
env->cc_z = (int16_t)quot;
|
||||
env->cc_n = (int16_t)quot;
|
||||
env->cc_v = 0;
|
||||
}
|
||||
|
||||
void HELPER(divul)(CPUM68KState *env, int numr, int regr, uint32_t den)
|
||||
{
|
||||
uint32_t num = env->dregs[numr];
|
||||
uint32_t quot, rem;
|
||||
|
||||
if (den == 0) {
|
||||
raise_exception_ra(env, EXCP_DIV0, GETPC());
|
||||
}
|
||||
quot = num / den;
|
||||
rem = num % den;
|
||||
|
||||
env->cc_c = 0;
|
||||
env->cc_z = quot;
|
||||
env->cc_n = quot;
|
||||
env->cc_v = 0;
|
||||
|
||||
if (m68k_feature(env, M68K_FEATURE_CF_ISA_A)) {
|
||||
if (numr == regr) {
|
||||
env->dregs[numr] = quot;
|
||||
} else {
|
||||
env->dregs[regr] = rem;
|
||||
}
|
||||
} else {
|
||||
env->dregs[regr] = rem;
|
||||
env->dregs[numr] = quot;
|
||||
}
|
||||
}
|
||||
|
||||
void HELPER(divsl)(CPUM68KState *env, int numr, int regr, int32_t den)
|
||||
{
|
||||
int32_t num = env->dregs[numr];
|
||||
int32_t quot, rem;
|
||||
|
||||
if (den == 0) {
|
||||
raise_exception_ra(env, EXCP_DIV0, GETPC());
|
||||
}
|
||||
quot = num / den;
|
||||
rem = num % den;
|
||||
|
||||
env->cc_c = 0;
|
||||
env->cc_z = quot;
|
||||
env->cc_n = quot;
|
||||
env->cc_v = 0;
|
||||
|
||||
if (m68k_feature(env, M68K_FEATURE_CF_ISA_A)) {
|
||||
if (numr == regr) {
|
||||
env->dregs[numr] = quot;
|
||||
} else {
|
||||
env->dregs[regr] = rem;
|
||||
}
|
||||
} else {
|
||||
env->dregs[regr] = rem;
|
||||
env->dregs[numr] = quot;
|
||||
}
|
||||
}
|
||||
|
||||
void HELPER(divull)(CPUM68KState *env, int numr, int regr, uint32_t den)
|
||||
{
|
||||
uint64_t num = deposit64(env->dregs[numr], 32, 32, env->dregs[regr]);
|
||||
uint64_t quot;
|
||||
uint32_t rem;
|
||||
|
||||
num = env->div1;
|
||||
den = env->div2;
|
||||
/* ??? This needs to make sure the throwing location is accurate. */
|
||||
if (den == 0) {
|
||||
raise_exception(env, EXCP_DIV0);
|
||||
raise_exception_ra(env, EXCP_DIV0, GETPC());
|
||||
}
|
||||
quot = num / den;
|
||||
rem = num % den;
|
||||
|
||||
env->cc_v = (word && quot > 0xffff ? -1 : 0);
|
||||
env->cc_c = 0; /* always cleared, even if overflow */
|
||||
if (quot > 0xffffffffULL) {
|
||||
env->cc_v = -1;
|
||||
/* real 68040 keeps N and unset Z on overflow,
|
||||
* whereas documentation says "undefined"
|
||||
*/
|
||||
env->cc_z = 1;
|
||||
return;
|
||||
}
|
||||
env->cc_z = quot;
|
||||
env->cc_n = quot;
|
||||
env->cc_c = 0;
|
||||
env->cc_v = 0;
|
||||
|
||||
env->div1 = quot;
|
||||
env->div2 = rem;
|
||||
/*
|
||||
* If Dq and Dr are the same, the quotient is returned.
|
||||
* therefore we set Dq last.
|
||||
*/
|
||||
|
||||
env->dregs[regr] = rem;
|
||||
env->dregs[numr] = quot;
|
||||
}
|
||||
|
||||
void HELPER(divs)(CPUM68KState *env, uint32_t word)
|
||||
void HELPER(divsll)(CPUM68KState *env, int numr, int regr, int32_t den)
|
||||
{
|
||||
int32_t num;
|
||||
int32_t den;
|
||||
int32_t quot;
|
||||
int64_t num = deposit64(env->dregs[numr], 32, 32, env->dregs[regr]);
|
||||
int64_t quot;
|
||||
int32_t rem;
|
||||
|
||||
num = env->div1;
|
||||
den = env->div2;
|
||||
if (den == 0) {
|
||||
raise_exception(env, EXCP_DIV0);
|
||||
raise_exception_ra(env, EXCP_DIV0, GETPC());
|
||||
}
|
||||
quot = num / den;
|
||||
rem = num % den;
|
||||
|
||||
env->cc_v = (word && quot != (int16_t)quot ? -1 : 0);
|
||||
env->cc_c = 0; /* always cleared, even if overflow */
|
||||
if (quot != (int32_t)quot) {
|
||||
env->cc_v = -1;
|
||||
/* real 68040 keeps N and unset Z on overflow,
|
||||
* whereas documentation says "undefined"
|
||||
*/
|
||||
env->cc_z = 1;
|
||||
return;
|
||||
}
|
||||
env->cc_z = quot;
|
||||
env->cc_n = quot;
|
||||
env->cc_c = 0;
|
||||
env->cc_v = 0;
|
||||
|
||||
env->div1 = quot;
|
||||
env->div2 = rem;
|
||||
/*
|
||||
* If Dq and Dr are the same, the quotient is returned.
|
||||
* therefore we set Dq last.
|
||||
*/
|
||||
|
||||
env->dregs[regr] = rem;
|
||||
env->dregs[numr] = quot;
|
||||
}
|
||||
|
||||
@ -7,7 +7,5 @@ DEFO32(CC_C, cc_c)
|
||||
DEFO32(CC_N, cc_n)
|
||||
DEFO32(CC_V, cc_v)
|
||||
DEFO32(CC_Z, cc_z)
|
||||
DEFO32(DIV1, div1)
|
||||
DEFO32(DIV2, div2)
|
||||
DEFO32(MACSR, macsr)
|
||||
DEFO32(MAC_MASK, mac_mask)
|
||||
|
||||
@ -1242,64 +1242,74 @@ DISAS_INSN(mulw)
|
||||
|
||||
DISAS_INSN(divw)
|
||||
{
|
||||
TCGv reg;
|
||||
TCGv tmp;
|
||||
TCGv src;
|
||||
int sign;
|
||||
TCGv src;
|
||||
TCGv destr;
|
||||
|
||||
/* divX.w <EA>,Dn 32/16 -> 16r:16q */
|
||||
|
||||
sign = (insn & 0x100) != 0;
|
||||
reg = DREG(insn, 9);
|
||||
if (sign) {
|
||||
tcg_gen_ext16s_i32(QREG_DIV1, reg);
|
||||
} else {
|
||||
tcg_gen_ext16u_i32(QREG_DIV1, reg);
|
||||
}
|
||||
SRC_EA(env, src, OS_WORD, sign, NULL);
|
||||
tcg_gen_mov_i32(QREG_DIV2, src);
|
||||
if (sign) {
|
||||
gen_helper_divs(cpu_env, tcg_const_i32(1));
|
||||
} else {
|
||||
gen_helper_divu(cpu_env, tcg_const_i32(1));
|
||||
}
|
||||
|
||||
tmp = tcg_temp_new();
|
||||
src = tcg_temp_new();
|
||||
tcg_gen_ext16u_i32(tmp, QREG_DIV1);
|
||||
tcg_gen_shli_i32(src, QREG_DIV2, 16);
|
||||
tcg_gen_or_i32(reg, tmp, src);
|
||||
/* dest.l / src.w */
|
||||
|
||||
SRC_EA(env, src, OS_WORD, sign, NULL);
|
||||
destr = tcg_const_i32(REG(insn, 9));
|
||||
if (sign) {
|
||||
gen_helper_divsw(cpu_env, destr, src);
|
||||
} else {
|
||||
gen_helper_divuw(cpu_env, destr, src);
|
||||
}
|
||||
tcg_temp_free(destr);
|
||||
|
||||
set_cc_op(s, CC_OP_FLAGS);
|
||||
}
|
||||
|
||||
DISAS_INSN(divl)
|
||||
{
|
||||
TCGv num;
|
||||
TCGv den;
|
||||
TCGv reg;
|
||||
TCGv num, reg, den;
|
||||
int sign;
|
||||
uint16_t ext;
|
||||
|
||||
ext = read_im16(env, s);
|
||||
if (ext & 0x87f8) {
|
||||
gen_exception(s, s->pc - 4, EXCP_UNSUPPORTED);
|
||||
|
||||
sign = (ext & 0x0800) != 0;
|
||||
|
||||
if (ext & 0x400) {
|
||||
if (!m68k_feature(s->env, M68K_FEATURE_QUAD_MULDIV)) {
|
||||
gen_exception(s, s->insn_pc, EXCP_ILLEGAL);
|
||||
return;
|
||||
}
|
||||
|
||||
/* divX.l <EA>, Dr:Dq 64/32 -> 32r:32q */
|
||||
|
||||
SRC_EA(env, den, OS_LONG, 0, NULL);
|
||||
num = tcg_const_i32(REG(ext, 12));
|
||||
reg = tcg_const_i32(REG(ext, 0));
|
||||
if (sign) {
|
||||
gen_helper_divsll(cpu_env, num, reg, den);
|
||||
} else {
|
||||
gen_helper_divull(cpu_env, num, reg, den);
|
||||
}
|
||||
tcg_temp_free(reg);
|
||||
tcg_temp_free(num);
|
||||
set_cc_op(s, CC_OP_FLAGS);
|
||||
return;
|
||||
}
|
||||
num = DREG(ext, 12);
|
||||
reg = DREG(ext, 0);
|
||||
tcg_gen_mov_i32(QREG_DIV1, num);
|
||||
|
||||
/* divX.l <EA>, Dq 32/32 -> 32q */
|
||||
/* divXl.l <EA>, Dr:Dq 32/32 -> 32r:32q */
|
||||
|
||||
SRC_EA(env, den, OS_LONG, 0, NULL);
|
||||
tcg_gen_mov_i32(QREG_DIV2, den);
|
||||
if (ext & 0x0800) {
|
||||
gen_helper_divs(cpu_env, tcg_const_i32(0));
|
||||
num = tcg_const_i32(REG(ext, 12));
|
||||
reg = tcg_const_i32(REG(ext, 0));
|
||||
if (sign) {
|
||||
gen_helper_divsl(cpu_env, num, reg, den);
|
||||
} else {
|
||||
gen_helper_divu(cpu_env, tcg_const_i32(0));
|
||||
}
|
||||
if ((ext & 7) == ((ext >> 12) & 7)) {
|
||||
/* div */
|
||||
tcg_gen_mov_i32 (reg, QREG_DIV1);
|
||||
} else {
|
||||
/* rem */
|
||||
tcg_gen_mov_i32 (reg, QREG_DIV2);
|
||||
gen_helper_divul(cpu_env, num, reg, den);
|
||||
}
|
||||
tcg_temp_free(reg);
|
||||
tcg_temp_free(num);
|
||||
|
||||
set_cc_op(s, CC_OP_FLAGS);
|
||||
}
|
||||
|
||||
|
||||
Loading…
Reference in New Issue
Block a user